Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
arm
CPP
next_suggestion
CPU
634,200
[ "if", "(", "real_equal", "(", "r", ",", "&", "value_fp0", ")", ")", "return", "<NUM_LIT>", ";" ]
[ "const", "REAL_VALUE_TYPE", "*", "r", ";", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";", "r", "=", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ";", "if", "(", "REAL_VALUE_MINUS_ZERO", "(", "*", "r", ")", ")", "return", "<NUM_LIT>",...
LLVM
Hexagon
CPP
program_repair
DSP
634,201
[ "<FIXS>", "case", "Hexagon", "::", "SL1_loadrub_io", ":", "<FIXE>" ]
[ "operand", "=", "(", "inst", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "HexagonMCInstrInfo", "::", "addConstant", "(", "*", "MI", ",", "operand", ",", "getContext", "(", ")", ")", ";", "break", ";", "<BUGS>", "case", "Hexagon", "::", "V4_SL1_loadrub_i...
GCC
s390
MD
next_suggestion
MPU
634,202
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "INVALID_REGNUM", ",", "NULL_RTX", ",", "s390_indirect_branch_type_jump", ")", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
m68k
CPP
next_suggestion
MPU
634,203
[ "dest", "=", "gen_reg_rtx", "(", "Pmode", ")", ";" ]
[ "m68k_libcall_value_in_a0_p", "=", "true", ";", "a0", "=", "emit_library_call_value", "(", "m68k_get_m68k_read_tp", "(", ")", ",", "NULL_RTX", ",", "LCT_PURE", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "m68k_libcall_value_in_a0_p", "=", "false", ";", "insns", "=",...
GCC
pa
MD
stmt_completion
CPU
634,204
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
PowerPC
CPP
program_repair
CPU
634,205
[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Support/Debug.h", "<STR_LIT>", "<FIXE>" ]
[ "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineCodeEmitter.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunctionPass.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/Passes.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "Support/Debu...
LLVM
AArch64
CPP
code_generation
CPU
634,206
[ "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", ...
[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]
LLVM
AArch64
TD
stmt_completion
CPU
634,207
[ "opc", ",", "asm", ",", "ZPR32", ">", ";" ]
[ "def", "_S", ":", "sve_int_count_v", "<", "<NUM_LIT>", "," ]
LLVM
MSP430
CPP
next_suggestion
MPU
634,208
[ "else", "return", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "MSP430_INTR", "?", "CalleeSavedRegsIntr", ":", "CalleeSavedRegs", ")", ";" ]
[ "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "...
LLVM
ARM
TD
program_repair
CPU
634,209
[ "<FIXS>", "OpcodeStr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>" ]
[ ":", "N3V", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op21_20", ",", "op11_8", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "QPR", ":", "$", "dst", ")", ",", "(", "ins", "QPR", ":", "$", "src1", ",", "QPR", ":", "$", "src2", ",", "DPR_VFP2", ...
GCC
aarch64
CPP
program_repair
CPU
634,210
[ "<FIXS>", "fractional_cost", "sve_nonpred_issue_cycles_per_iter", "<FIXE>" ]
[ "{", "<BUGS>", "fractional_cost", "sve_nonpred_cycles_per_iter", "<BUGE>", "aarch64_estimate_min_cycles_per_iter", "(", "&", "costs", "->", "sve_ops", ",", "issue_info", "->", "sve", ")", ";", "fractional_cost", "sve_pred_issue_cycles_per_iter" ]
GCC
arm
MD
next_suggestion
CPU
634,211
[ ")" ]
[ "(", "float_extend", ":", "VCVTF", "(", "vec_select", ":", "<", "VFMLSEL", ">", "(", "match_operand", ":", "<", "VFML", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VFML", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...
LLVM
SystemZ
CPP
code_generation
CPU
634,212
[ "void", "SystemZELFFrameLowering", "::", "inlineStackProbe", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "PrologMBB", ")", "const", "{", "auto", "*", "ZII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "MF", ".", "...
[ "Replace", "a", "StackProbe", "inline-stub", "with", "the", "actual", "probe", "code", "inline", "." ]
GCC
s390
CPP
stmt_completion
MPU
634,213
[ ")", ",", "insn", ")", ";" ]
[ "rtx_insn", "*", "insn", ";", "rtx", "pat", ",", "target", ";", "rtx", "*", "label", ";", "shorten_branches", "(", "get_insns", "(", ")", ")", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "in...
LLVM
DirectX
CPP
next_suggestion
Virtual ISA
634,214
[ "}" ]
[ "ResourceBase", "::", "ResourceBase", "(", "uint32_t", "I", ",", "hlsl", "::", "FrontendResource", "R", ")", ":", "ID", "(", "I", ")", ",", "GV", "(", "R", ".", "getGlobalVariable", "(", ")", ")", ",", "Name", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", ...
LLVM
SystemZ
CPP
stmt_completion
CPU
634,215
[ "F", ",", "const", "TargetSubtargetInfo", "*", "STI", ")", "const", "{" ]
[ "MachineFunctionInfo", "*", "SystemZTargetMachine", "::", "createMachineFunctionInfo", "(", "BumpPtrAllocator", "&", "Allocator", ",", "const", "Function", "&" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
634,216
[ "{", "<NUM_LIT>", "}", ";" ]
[ "let", "SrcA", "=", "addr", ";", "let", "SrcB", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "SrcExtra", "=", "value", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ...
LLVM
AArch64
TD
stmt_completion
CPU
634,217
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM
X86
CPP
stmt_completion
CPU
634,218
[ "::", "YMM8", "&&", "SrcReg", "<=", "X86", "::", "YMM15", ")", ")", "SrcRegNum", "+=", "<NUM_LIT>", ";" ]
[ "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegNum", "=", "GetX86RegNum", "(", "MI", ".", "getOperand", "(", "OpNum", ")", ")", ";", "if", "(", "(", "SrcReg", ">=", "X86", "::",...
LLVM
SystemZ
CPP
stmt_completion
CPU
634,219
[ ">", "RM", ")", "{" ]
[ "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "std", "::", "optional", "<", "Reloc", "::", "Model" ]
GCC
aarch64
CPP
next_suggestion
CPU
634,220
[ "return", "vbsl_p8", "(", "_", "_", "mask", ",", "_", "_", "tbl", ",", "_", "_", "r", ")", ";" ]
[ "vtbx3_p8", "(", "poly8x8_t", "_", "_", "r", ",", "poly8x8x3_t", "_", "_", "tab", ",", "uint8x8_t", "_", "_", "idx", ")", "{", "uint8x8_t", "_", "_", "mask", "=", "vclt_u8", "(", "_", "_", "idx", ",", "vmov_n_u8", "(", "<NUM_LIT>", ")", ")", ";", ...
LLVM
ARM
CPP
stmt_completion
CPU
634,221
[ ")", "const", "{" ]
[ "void", "addSPRRegListOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N" ]
LLVM
AArch64
TD
stmt_completion
CPU
634,222
[ "<NUM_LIT>", ";" ]
[ "def", "_4H", ":", "N2VShiftAdd", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR64", ",", "v4i16", ",", "shr_imm16", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM
SystemZ
TD
next_suggestion
CPU
634,223
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "I2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}...
LLVM
AArch64
TD
stmt_completion
CPU
634,224
[ "iop", ";" ]
[ "def", "_D", ":", "sve_fp_fma_by_indexed_elem", "<", "<NUM_LIT>", ",", "opc", ",", "asm", ",", "ZPR64", ",", "ZPR4b64", ",", "VectorIndexD", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "bit" ]
GCC
pa
MD
next_suggestion
CPU
634,225
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_automaton", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
634,226
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "class", "sve_int_sel_vvv", "<", "bits", "<", "<NUM_LIT>", ">", "sz8_64", ",", "string", "asm", ",", "ZPRRegOp", "zprty", ">", ":", "I", "<", "(", "outs", "zprty", ":", "$", "Zd", ")", ",", "(", "ins", "PPRAny", ":", "$", "Pg", ",", "zprty", ":", ...
LLVM
SIC
CPP
stmt_completion
CPU
634,227
[ "const", "{" ]
[ "bool", "callsEhReturn", "(", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
634,228
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_notp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<...
GCC
ia64
CPP
next_suggestion
CPU
634,229
[ "return", ";" ]
[ "str", "=", "(", "char", "*", ")", "alloca", "(", "i", "+", "<NUM_LIT>", ")", ";", "memcpy", "(", "str", ",", "const_str", ",", "i", "+", "<NUM_LIT>", ")", ";", "while", "(", "<NUM_LIT>", ")", "{", "dash", "=", "strchr", "(", "str", ",", "'", "...
LLVM
Hexagon
CPP
stmt_completion
DSP
634,230
[ "(", "UseMI", "->", "getOperand", "(", "i", ")", ")", ";" ]
[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "[MI <BB#", "<STR_LIT>", "<<", "UseMI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ">]: ", "<STR_LIT>", "<<", "*", "UseMI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", "...
LLVM
X86
CPP
stmt_completion
CPU
634,231
[ "(", "CI", ")", ";" ]
[ "IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CI", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "Ty", "||", "Ty", "->", "getBitWidth", "(", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "false", ";", "...
GCC
arm
CPP
stmt_completion
CPU
634,232
[ "_", "B", ")", ";" ]
[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_macz_pi16", "(", "_", "_", "m64", "_", "_", "A", ",", "_", "_", "m64", "_", "_", "B", ")", "{", "return", "_", "_", "builtin_arm_wmacsz", "(", "(", "_", "_", "v4hi", ")", "_", "_", "A", ...
GCC
csky
MD
stmt_completion
CPU
634,233
[ ")", ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
LLVM
ARM
CPP
code_generation
CPU
634,234
[ "bool", "ARMAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unknown operand...
[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]
LLVM
ARM64
TD
stmt_completion
CPU
634,235
[ "=", "isSigned", ";" ]
[ "class", "BaseDiv", "<", "bit", "isSigned", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "BaseTwoOperand", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", ",", "regtype", ",", ...
LLVM
AArch64
TD
next_suggestion
CPU
634,236
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "SWHri", ":", "BaseIntegerToFP", "<", "isUnsigned", ",", "GPR32", ",", "FPR16", ",", "fixedpoint_f16_i32", ",", "asm", ",", "[", "(", "set", "(", "f16", "FPR16", ":", "$", "Rd", ")", ",", "(", "fdiv", "(", "node", "GPR32", ":", "$", "Rn", ")...
LLVM
AArch64
CPP
stmt_completion
CPU
634,237
[ "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{" ]
[ "void", "AArch64InstPrinter", "::", "printImmHex", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", "," ]
GCC
a29k
CPP
program_repair
MPU
634,238
[ "<FIXS>", "a29k_set_memflags_1", "(", "insn", ",", "in_struct_p", ",", "scalar_p", ",", "volatile_p", ",", "unchanging_p", ")", ";", "<FIXE>" ]
[ "||", "(", "!", "in_struct_p", "&&", "!", "volatile_p", "&&", "!", "unchanging_p", ")", ")", "return", ";", "<BUGS>", "a29k_set_memflags_1", "(", "insn", ",", "in_struct_p", ",", "volatile_p", ",", "unchanging_p", ")", ";", "<BUGE>", "}" ]
GCC
mt
CPP
code_generation
CPU
634,239
[ "void", "mt_split_words", "(", "enum", "machine_mode", "nmode", ",", "enum", "machine_mode", "omode", ",", "rtx", "*", "operands", ")", "{", "rtx", "dl", ",", "dh", ";", "rtx", "sl", ",", "sh", ";", "int", "move_high_first", "=", "<NUM_LIT>", ";", "switc...
[ "Split", "a", "move", "into", "two", "smaller", "pieces", ".", "MODE", "indicates", "the", "reduced", "mode", ".", "OPERANDS", "[", "0", "]", "is", "the", "original", "destination", "OPERANDS", "[", "1", "]", "is", "the", "original", "src", ".", "The", ...
LLVM
AArch64
CPP
next_suggestion
CPU
634,240
[ "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";" ]
[ "return", "false", ";", "}", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'", "b", "'", ":", "case", "'", "h", "'", ":", "case", "'", "s", "'", ":", "case", "'", "d", "'", ":", "case", "'", "...
LLVM
ARM64
TD
stmt_completion
CPU
634,241
[ "Rn", ",", "VectorIndexD", ":", "$", "imm", ",", "(", "v2f64", "(", "INSERT_SUBREG", "(", "v2f64", "(", "IMPLICIT_DEF", ")", ")", ",", "FPR64", ":", "$", "Rm", ",", "dsub", ")", ")", ",", "(", "i64", "<NUM_LIT>", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v2f64", "(", "vector_insert", "(", "v2f64", "V128", ":", "$", "Rn", ")", ",", "(", "f64", "FPR64", ":", "$", "Rm", ")", ",", "(", "i64", "VectorIndexD", ":", "$", "imm", ")", ")", ")", ",", "(", "INSvi64lane", "V12...
LLVM
Mips
CPP
next_suggestion
CPU
634,242
[ "return", "FrameAddr", ";" ]
[ "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "IsN64", "?", "Mips", "::", "FP_64", ":", "Mips", "::", "FP", ",", "VT", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
634,243
[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Op0", ",", "Op1", ")", ";" ]
[ "unsigned", "ExtendOp", "=", "isX86CCUnsigned", "(", "X86CC", ")", "?", "ISD", "::", "ZERO_EXTEND", ":", "ISD", "::", "SIGN_EXTEND", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "MVT", "::", "i32", ",", "Op0", ")", ";", "O...
LLVM
Hexagon
TD
next_suggestion
DSP
634,244
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
aarch64
CPP
stmt_completion
CPU
634,245
[ ",", "<NUM_LIT>", ")", ";" ]
[ "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_p8", "(", "_", "_", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "_", "_", "tab", ".", "val", "[", "<NUM_LIT>", "]", ")", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv16q...
LLVM
PowerPC
CPP
stmt_completion
CPU
634,246
[ ")", ";" ]
[ "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt...
GCC
arm
CPP
next_suggestion
CPU
634,247
[ "vis", "=", "DECL_VISIBILITY", "(", "fn", ")", ";" ]
[ "bool", "ret", ";", "if", "(", "!", "TARGET_FDPIC", ")", "return", "true", ";", "if", "(", "!", "SYMBOL_REF_LOCAL_P", "(", "fnx", ")", ")", "return", "false", ";", "fn", "=", "SYMBOL_REF_DECL", "(", "fnx", ")", ";", "if", "(", "!", "fn", ")", "retu...
LLVM
Hexagon
TD
stmt_completion
DSP
634,248
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
GCC
arm
MD
next_suggestion
CPU
634,249
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
CPP
stmt_completion
CPU
634,250
[ "indirect_thunk_prefix_nt", ";" ]
[ "enum", "indirect_thunk_prefix", "need_prefix", ";", "if", "(", "ix86_bnd_prefixed_insn_p", "(", "insn", ")", ")", "need_prefix", "=", "indirect_thunk_prefix_bnd", ";", "else", "if", "(", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "==", "indirect_br...
GCC
msp430
CPP
code_generation
MPU
634,251
[ "static", "void", "msp430_print_operand_addr", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "PLUS", ":", "msp430_print_operand_raw", "(", "file", ",", "XEXP", "(", "addr", ",", "<N...
[ "Output", "to", "stdio", "stream", "FILE", "the", "assembler", "syntax", "for", "an", "instruction", "operand", "that", "is", "a", "memory", "reference", "whose", "address", "is", "ADDR", "." ]
LLVM
JVM
CPP
stmt_completion
Virtual ISA
634,252
[ "getPassRegistry", "(", ")", ")", ";" ]
[ "JVMLoadStoreEliminationOpt", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeJVMLoadStoreEliminationOptPass", "(", "*", "PassRegistry", "::" ]
LLVM
X86
TD
program_repair
CPU
634,253
[ "<FIXS>", "Sched", "[", "Sched", "]", ">", ",", "VEX", ",", "VVVV", ",", "VEX_L", ";", "<FIXE>" ]
[ "<STR_LIT>", ")", ",", "[", "(", "set", "VR256", ":", "$", "dst", ",", "(", "OpVT", "(", "X86VPermv", "VR256", ":", "$", "src1", ",", "VR256", ":", "$", "src2", ")", ")", ")", "]", ">", ",", "<BUGS>", "Sched", "[", "Sched", "]", ">", ",", "VE...
GCC
sh
CPP
program_repair
CPU
634,254
[ "<FIXS>", "return", "DW_CC_GNU_renesas_sh", ";", "<FIXE>" ]
[ "sh_dwarf_calling_convention", "(", "tree", "func", ")", "{", "if", "(", "sh_attr_renesas_p", "(", "func", ")", ")", "<BUGS>", "return", "DW_CC_renesas_sh", ";", "<BUGE>", "return", "DW_CC_normal", ";", "}" ]
GCC
pa
CPP
program_repair
CPU
634,255
[ "<FIXS>", "return", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "INT_11_BITS", "(", "op", ")", ")", ";", "}", "intuint32_operand", "(", "op", ",", "mode", ")", "rtx", "op", ";", "enum", "machine_mode", "mode", ";", "{", "#", "if", "HOST...
[ "return", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "INT_U5_BITS", "(", "op", ")", ")", ";", "}", "intint11_operand", "(", "op", ",", "mode", ")", "rtx", "op", ";", "enum", "machine_mode", "mode", ";", "{", "<BUGS>", "return", "(", "G...
GCC
i386
CPP
next_suggestion
CPU
634,256
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_fmadd_round_ss", "(", "_", "_", "mmask8", "_", "_", ...
LLVM
ARM
CPP
stmt_completion
CPU
634,257
[ ",", "<NUM_LIT>", ")", ";" ]
[ "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{"...
GCC
rs6000
MD
next_suggestion
CPU
634,258
[ "UNSPECV_HTM_TTEST" ]
[ "[", "UNSPECV_HTM_TABORT", "UNSPECV_HTM_TABORTXC", "UNSPECV_HTM_TABORTXCI", "UNSPECV_HTM_TBEGIN", "UNSPECV_HTM_TCHECK", "UNSPECV_HTM_TEND", "UNSPECV_HTM_TRECHKPT", "UNSPECV_HTM_TRECLAIM", "UNSPECV_HTM_TSR" ]
LLVM
AArch64
TD
next_suggestion
CPU
634,259
[ "}" ]
[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ">", "{", "let", "ParserMatchClass", "=", "SIMDImmType10Operand", ";", "let", "PrintMethod", "=", "<STR_LI...
LLVM
ARM
CPP
code_generation
CPU
634,260
[ "void", "ARMCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "JIT: ", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "...
[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]
LLVM
Hexagon
CPP
next_suggestion
DSP
634,261
[ "if", "(", "!", "match", "(", "FalseV", ",", "m_Xor", "(", "m_Specific", "(", "TrueV", ")", ",", "m_Value", "(", "Q", ")", ")", ")", "&&", "!", "match", "(", "FalseV", ",", "m_Xor", "(", "m_Value", "(", "Q", ")", ",", "m_Specific", "(", "TrueV", ...
[ "if", "(", "P", "!=", "CmpInst", "::", "ICMP_EQ", "&&", "P", "!=", "CmpInst", "::", "ICMP_NE", ")", "return", "false", ";", "TrueIfZero", "=", "(", "P", "==", "CmpInst", "::", "ICMP_NE", ")", ";", "}", "else", "return", "false", ";", "Value", "*", ...
GCC
arm
CPP
stmt_completion
CPU
634,262
[ ";" ]
[ "if", "(", "exact_real_inverse", "(", "DFmode", ",", "&", "r0", ")", "&&", "!", "REAL_VALUE_NEGATIVE", "(", "r0", ")", ")", "{", "if", "(", "exact_real_truncate", "(", "DFmode", ",", "&", "r0", ")", ")", "{", "HOST_WIDE_INT", "value", "=", "real_to_integ...
LLVM
SystemZ
CPP
next_suggestion
CPU
634,263
[ "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "VT", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "NegSum", ")", ";" ]
[ "else", "{", "SDValue", "C63", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ";", "SDValue", "LL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RL", "=", "Op", ".", "getOperand", ...
GCC
loongarch
CPP
next_suggestion
CPU
634,264
[ "output_asm_insn", "(", "s", ",", "operands", ")", ";" ]
[ "s", "=", "division", ";", "if", "(", "loongarch_check_zero_div_p", "(", ")", ")", "{" ]
LLVM
Hexagon
TD
stmt_completion
DSP
634,265
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC
i386
CPP
next_suggestion
CPU
634,266
[ "}" ]
[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_i32scatter_epi64", "(", "void", "*", "_", "_", "addr", ",", "_",...
LLVM
ARM
CPP
stmt_completion
CPU
634,267
[ "isSwift", "(", ")", ";" ]
[ "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "const", "ARMSubtarget", "*", "STI", "=", "&", "Fn", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "if", "(", "!", "STI", "->", "isCortexA9", "(", ")", ")", "return", "false",...
LLVM
Hexagon
CPP
stmt_completion
DSP
634,268
[ "<NUM_LIT>", ">", "ExtIdx", ";" ]
[ "}", "}", "else", "{", "for", "(", "SDValue", "V", ":", "Values", ")", "Words", ".", "push_back", "(", "DAG", ".", "getBitcast", "(", "MVT", "::", "i32", ",", "V", ")", ")", ";", "}", "auto", "isSplat", "=", "[", "]", "(", "ArrayRef", "<", "SDV...
LLVM
Hexagon
TD
next_suggestion
DSP
634,269
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...
GCC
aarch64
CPP
stmt_completion
CPU
634,270
[ ",", "_", "_", "b", ")", ";" ]
[ "return", "_", "_", "builtin_aarch64_srshr_ndi", "(", "_", "_", "a" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
634,271
[ "let", "Pattern", "=", "pattern", ";" ]
[ "class", "SpuInst_UnarySw", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ScalarInstBase", "<", "opc", ",...
LLVM
Hexagon
TD
next_suggestion
DSP
634,272
[ "}" ]
[ "def", "F2_conv_sf2d_chop", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{"...
LLVM
PowerPC
CPP
next_suggestion
CPU
634,273
[ "}" ]
[ "bool", "PPCSubtarget", "::", "isPPC64", "(", ")", "const", "{", "return", "TM", ".", "isPPC64", "(", ")", ";" ]
LLVM
XCore
CPP
stmt_completion
MPU
634,274
[ ";" ]
[ "int", "offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "std", "::", "size", "(", "ArgRegs", ")", "-", "<NUM_LIT>", ";", "i", ">=", "(", "int", ")", "FirstVAReg", ";", "--", "i", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedOb...
GCC
rs6000
MD
program_repair
CPU
634,275
[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "...
GCC
powerpcspe
MD
stmt_completion
CPU
634,276
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_iterator", "EXTSI", "[", "(", "DI" ]
LLVM
Hexagon
CPP
program_repair
DSP
634,277
[ "<FIXS>", "ParseSubtargetFeatures", "(", "CPUString", ",", "CPUString", ",", "FS", ")", ";", "<FIXE>" ]
[ "UseBSBScheduling", "=", "hasV60Ops", "(", ")", "&&", "EnableBSBSched", ";", "<BUGS>", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";", "<BUGE>", "if", "(", "OverrideLongCalls", ".", "getPosition", "(", ")", ")", "UseLongCalls", "=", "OverrideLon...
LLVM
ARM
CPP
stmt_completion
CPU
634,278
[ "<STR_LIT>", "inconsistent dead flag", "<STR_LIT>", ")", ";" ]
[ "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i",...
GCC
sparc
CPP
program_repair
CPU
634,279
[ "<FIXS>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tadd\\t%s, %d, %s\\n", "<STR_LIT>", ",", "sp_str", ",", "(", "int", ")", "size", ",", "sp_str", ")", ";", "<FIXE>" ]
[ "fprintf", "(", "file", ",", "<STR_LIT>", "\\tadd\\t%s, %s, %s\\n", "<STR_LIT>", ",", "sp_str", ",", "t1_str", ",", "sp_str", ")", ";", "else", "if", "(", "size", ">", "<NUM_LIT>", ")", "<BUGS>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tadd\\t%s, %d, %s\\...
LLVM
Hexagon
TD
next_suggestion
DSP
634,280
[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
[ "def", "L2_ploadrbf_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", "...
LLVM
AArch64
TD
next_suggestion
CPU
634,281
[ "}", "]", ">", ";" ]
[ "def", "fpimm16XForm", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP16Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-",...
LLVM
ARM
CPP
next_suggestion
CPU
634,282
[ "Ops", ".", "push_back", "(", "SDValue", "(", "VStA", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "case", "MVT", "::", "v8f16", ":", "case", "MVT", "::", "v8i16", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v4i32", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", ...
GCC
i386
MD
next_suggestion
CPU
634,283
[ "<STR_LIT>" ]
[ "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
Hexagon
TD
stmt_completion
DSP
634,284
[ "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "...
LLVM
X86
CPP
code_generation
CPU
634,285
[ "void", "X86FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "X86MachineFunctionInfo", "*", ...
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
LLVM
ARM64
TD
next_suggestion
CPU
634,286
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "label", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
634,287
[ "<STR_LIT>", "<<", "*", "MI1", ")", ";" ]
[ "for", "(", "auto", "&", "Init", ":", "Inits", ")", "{", "auto", "&", "Defs", "=", "Init", ".", "second", ";", "for", "(", "auto", "I1", "=", "Defs", ".", "begin", "(", ")", ",", "E", "=", "Defs", ".", "end", "(", ")", ";", "I1", "!=", "E",...
LLVM
R600
CPP
stmt_completion
GPU
634,288
[ "false", ";" ]
[ "if", "(", "optimizeBitExtract", "(", "inst", ")", ")", "{", "return", "false", ";", "}", "if", "(", "optimizeBitInsert", "(", "inst", ")", ")", "{", "return", "false", ";", "}", "if", "(", "correctMisalignedMemOp", "(", "inst", ")", ")", "{", "return"...
LLVM
DirectX
CPP
stmt_completion
Virtual ISA
634,289
[ "getNumElements", "(", ")", ";" ]
[ "if", "(", "auto", "*", "ArrTy", "=", "dyn_cast", "<", "ArrayType", ">", "(", "GV", "->", "getValueType", "(", ")", ")", ")", "RangeSize", "=", "ArrTy", "->" ]
LLVM
X86
TD
program_repair
CPU
634,290
[ "<FIXS>", "def", ":", "InstRW", "[", "BWWriteResGroup9", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "def", ":", "InstRW", "[", "BWWriteResGroup9", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "BWWriteResGroup9", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "BWWriteResGroup9", "...
LLVM
Hexagon
TD
stmt_completion
DSP
634,291
[ "}", "=", "<NUM_LIT>", ";" ]
[ "def", "F2_conv_sf2d", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{", "...
LLVM
Mips
TD
stmt_completion
CPU
634,292
[ ",", "MSA128DOpnd", ">", ";" ]
[ "class", "CEQI_D_DESC", ":", "MSA_I5_DESC_BASE", "<", "<STR_LIT>", ",", "vseteq_v2i64", ",", "vsplati64_simm5" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
634,293
[ "}" ]
[ "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP0_TTMP1", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP2_TTMP3", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP4_TTMP5", ")", ";", ...
LLVM
Hexagon
TD
stmt_completion
DSP
634,294
[ ";" ]
[ "def", "L2_loadalignh_pbr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2...
GCC
mcore
MD
next_suggestion
MPU
634,295
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "]" ]
[ "(", "const_int", "-", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
634,296
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
Hexagon
TD
next_suggestion
DSP
634,297
[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_tfrtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_2op", ">", ",", "PredNew...
LLVM
Mips
CPP
stmt_completion
CPU
634,298
[ "(", "TargetReg", ")", ".", "addReg", "(", "ZERO", ")", ";" ]
[ "unsigned", "ADDU", "=", "ABI", ".", "GetPtrAdduOp", "(", ")", ";", "unsigned", "SP", "=", "Subtarget", ".", "isGP64bit", "(", ")", "?", "Mips", "::", "SP_64", ":", "Mips", "::", "SP", ";", "unsigned", "RA", "=", "Subtarget", ".", "isGP64bit", "(", "...
GCC
visium
MD
stmt_completion
Virtual ISA
634,299
[ "lt", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_code_iterator", "any_scc", "[", "ltu", "lt", "]", ")", "(", "define_code_attr", "scc_str", "[", "(", "ltu", "<STR_LIT>", ")", "(" ]