Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
c6x
MD
stmt_completion
VLIW
634,400
[ ")", ")", ")" ]
[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
program_repair
CPU
634,401
[ "<FIXS>", "Binary", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]
[ "return", ";", "}", "<BUGS>", "<BUGE>", "if", "(", "unsigned", "ImmOffs", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "AM3Opc", ")", ")", "{", "<BUGS>", "Binary", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "<BUGE>", "Binary", "|=", "(", "ImmOffs", ">>", "<...
GCC
c6x
CPP
next_suggestion
VLIW
634,402
[ "}" ]
[ "for", "(", "side", "=", "<NUM_LIT>", ";", "side", "<", "<NUM_LIT>", ";", "side", "++", ")", "for", "(", "req", "=", "<NUM_LIT>", ";", "req", "<", "UNIT_REQ_MAX", ";", "req", "++", ")", "{", "int", "factor", "=", "unit_req_factor", "(", "(", "enum", ...
GCC
i386
CPP
stmt_completion
CPU
634,403
[ "v4sf", ")", "_", "mm_avx512_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_cvtqq2ps128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_" ]
LLVM
ARM
TD
stmt_completion
CPU
634,404
[ ",", "HasV4T", "]", ">", ",", "Sched", "<", "[", "WriteBr", "]", ">", "{" ]
[ "def", "BX_pred", ":", "AI", "<", "(", "outs", ")", ",", "(", "ins", "GPR", ":", "$", "dst", ")", ",", "BrMiscFrm", ",", "IIC_Br", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Requires", "<", "[", "IsARM" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
634,405
[ "S_CMPK_LG_U32", ":" ]
[ "return", "isPowerOf2_64", "(", "Mask", ")", ";", "}", ";", "MachineOperand", "*", "SrcOp", "=", "&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isMask", "(", "SrcOp", ")", ")", "SrcOp", "=", "&", "Def", "->", "getOperand", "(...
GCC
tilegx
MD
stmt_completion
VLIW
634,406
[ "<STR_LIT>", ")", "]" ]
[ "(", "unspec", ":", "I48MODE", "[", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
634,407
[ "SDValue", "Bitcast", "=", "DCI", ".", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i128", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i64", ")", "return", ...
LLVM
Hexagon
TD
stmt_completion
DSP
634,408
[ "=", "Rd", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_L...
LLVM
X86
CPP
stmt_completion
CPU
634,409
[ ")", ";" ]
[ "addPass", "(", "createX86OptimizeLEAs", "(", ")", ")", ";", "addPass", "(", "createX86CallFrameOptimization", "(", ")", ")", ";", "addPass", "(", "createX86AvoidStoreForwardingBlocks", "(", ")", ")", ";", "}", "addPass", "(", "createX86SpeculativeLoadHardeningPass", ...
LLVM
AArch64
CPP
code_generation
CPU
634,410
[ "bool", "AArch64FastISel", "::", "fastLowerCall", "(", "CallLoweringInfo", "&", "CLI", ")", "{", "CallingConv", "::", "ID", "CC", "=", "CLI", ".", "CallConv", ";", "bool", "IsTailCall", "=", "CLI", ".", "IsTailCall", ";", "bool", "IsVarArg", "=", "CLI", "....
[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "call", "lowering", "." ]
GCC
rs6000
CPP
next_suggestion
CPU
634,411
[ "}" ]
[ "break", ";", "case", "BUILT_IN_NEXTTOWARD", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__nexttoward_to_ieee128", "<STR_LIT>", ")", ";", "break", ";", "case", "BUILT_IN_NEXTTOWARDF", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__nexttowardf_...
LLVM
Hexagon
CPP
code_generation
DSP
634,412
[ "bool", "HexagonAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{...
[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
GCC
fr30
CPP
stmt_completion
DSP
634,413
[ ")", ")", ";" ]
[ "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "val", ")", ";", "}", "return", ";", "case", "'", "x", "'", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "||", "INTVAL", ...
GCC
sh
MD
stmt_completion
CPU
634,414
[ "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
[ "{", "if", "(", "TARGET_SH2E", ")", "{", "emit_insn", "(", "gen_fmasf4_i", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands" ]
GCC
arm
MD
next_suggestion
CPU
634,415
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
ARM
CPP
stmt_completion
CPU
634,416
[ ")", ";" ]
[ "bool", "hasFullFP16", "=", "featureBits", "[", "ARM", "::", "FeatureFullFP16", "]", ";", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vd", "|=", "(", "fieldFromInstru...
GCC
mips
CPP
code_generation
CPU
634,417
[ "void", "mips_split_msa_copy_d", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "index", ",", "rtx", "(", "*", "gen_fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ")", "{", "gcc_assert", "(", "(", "GET_MODE", "(", "src", ")", "==", "V2DImod...
[ "Split", "a", "COPY_S.D", "with", "operands", "DEST", ",", "SRC", "and", "INDEX", ".", "GEN", "is", "a", "function", "used", "to", "generate", "subregs", "." ]
LLVM
ARM
CPP
program_repair
CPU
634,418
[ "<FIXS>", "#", "if", "defined", "(", "_", "_", "VFP_FP__", ")", "&&", "!", "defined", "(", "_", "_", "SOFTFP__", ")", ")", "<FIXE>" ]
[ "<STR_LIT>", "stmdb sp!, {r0, r1, r2, r3, lr}\\n", "<STR_LIT>", "<BUGS>", "#", "ifdef", "_", "_", "VFP_FP__", "<BUGE>", "<STR_LIT>", "fstmfdd sp!, {d0, d1, d2, d3, d4, d5, d6, d7}\\n", "<STR_LIT>", "#", "endif" ]
GCC
aarch64
MD
next_suggestion
CPU
634,419
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand...
LLVM
R600
CPP
next_suggestion
GPU
634,420
[ "}" ]
[ "AMDGPUIndirectAddressingPass", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "static_cast", "<", "const", "AMDGPUInstrInfo", "*", ">", "(", "tm", ".", "getInstrInfo", "(", ")", ")", ")", "{" ]
GCC
arm
CPP
next_suggestion
CPU
634,421
[ "}" ]
[ "_", "_", "arm_vshlltq", "(", "int16x8_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "_", "_", "arm_vshlltq_n_s16", "(", "_", "_", "a", ",", "_", "_", "imm", ")", ";" ]
GCC
mmix
MD
next_suggestion
CPU
634,422
[ "(", "clobber", "(", "reg", ":", "DI", "MMIX_rR_REGNUM", ")", ")", "]", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", ...
LLVM
TVM
CPP
stmt_completion
Virtual ISA
634,423
[ "X", ";" ]
[ "InitTVMMCInstrInfo", "(", "X", ")", ";", "return" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
634,424
[ "return", "true", ";" ]
[ "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Z", ":", "case", "InlineAsm", "::", "Constraint_Zy", ":", "const", "TargetRegisterInfo", "*", "TRI", "=", "PPCSubTarget", "->", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
634,425
[ "(", ")", ";" ]
[ "HexagonMCExpr", "const", "*", "HExpr", "=", "llvm", "::", "dyn_cast", "<", "HexagonMCExpr", ">", "(", "&", "Expr", ")", ";", "if", "(", "!", "HExpr", ")", "return", "false", ";", "return", "HExpr", "->", "s23_2_reloc" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
634,426
[ "::", "i16", ")", ";" ]
[ "int64_t", "OffsetVal", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "hasFlatInstOffsets", "(", ")", "&&", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")",...
LLVM
Hexagon
TD
next_suggestion
DSP
634,427
[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode"...
LLVM
AArch64
TD
next_suggestion
CPU
634,428
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "rot", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ...
GCC
aarch64
CPP
stmt_completion
CPU
634,429
[ ",", "(", "int8x16_t", ")", "idx", ")", ";" ]
[ "_", "_", "builtin_aarch64_simd_xi", "_", "_", "o", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv16qi", "(", "_", "_", "o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
634,430
[ "]", "=", "{" ]
[ "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "}", "case", "ISD", "::", "Constant", ":", "case", "ISD", "::", "ConstantFP", "...
LLVM
Hexagon
CPP
stmt_completion
DSP
634,431
[ "false", ";" ]
[ "const", "MCInstrDesc", "&", "MID", "=", "MI", "->", "getDesc", "(", ")", ";", "const", "uint64_t", "F", "=", "MID", ".", "TSFlags", ";", "if", "(", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "retur...
LLVM
X86
CPP
program_repair
CPU
634,432
[ "<FIXS>", "FrameReg", "=", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "?", "RegInfo", "->", "getStackRegister", "(", ")", ":", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "<FIXE>" ]
[ "const", "X86RegisterInfo", "*", "RegInfo", "=", "static_cast", "const", "X86RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "<BUGS>", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")",...
GCC
s390
MD
next_suggestion
MPU
634,433
[ "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
MBlaze
CPP
next_suggestion
MPU
634,434
[ "}" ]
[ "long", "int", "MBlazeELFWriterInfo", "::", "computeRelocation", "(", "unsigned", "SymOffset", ",", "unsigned", "RelOffset", ",", "unsigned", "RelTy", ")", "const", "{", "if", "(", "RelTy", "==", "ELF", "::", "R_MICROBLAZE_32_PCREL", "||", "ELF", "::", "R_MICROB...
LLVM
AMDGPU
CPP
stmt_completion
GPU
634,435
[ "VReg_64RegClass", ")", ";" ]
[ "if", "(", "BitWidth", "<", "<NUM_LIT>", ")", "{", "unsigned", "MidRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "MidRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", ...
GCC
rs6000
MD
next_suggestion
CPU
634,436
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CCUNS", "(", "match_dup", "<NUM_LIT>", ")" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "CA_REGNO", ")", ")", "]", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "DI", "(", "match_dup", "<N...
GCC
h8300
MD
next_suggestion
MPU
634,437
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")" ]
GCC
ia64
MD
next_suggestion
CPU
634,438
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ADDP4", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM64
CPP
next_suggestion
CPU
634,439
[ "ARM64InstPrinter", "::", "printInst", "(", "MI", ",", "O", ",", "Annot", ")", ";" ]
[ "if", "(", "LdStDesc", "->", "LaneOperand", "!=", "<NUM_LIT>", ")", "O", "<<", "'", "[", "'", "<<", "MI", "->", "getOperand", "(", "LdStDesc", "->", "LaneOperand", ")", ".", "getImm", "(", ")", "<<", "'", "]", "'", ";", "unsigned", "AddrOpNum", "=", ...
GCC
or1k
MD
next_suggestion
CPU
634,440
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
634,441
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM
TPC
TD
next_suggestion
Virtual ISA
634,442
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "Dest", "=", "dst", ";", "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "MaskInReg", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "<NUM_LIT>", ...
LLVM
Mips
TD
stmt_completion
CPU
634,443
[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "class", "MINI_S_W_ENC", ":", "MSA_I5_FMT", "<", "<NUM_LIT>" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
634,444
[ "auto", "FoundScalar", "=", "std", "::", "lower_bound", "(", "BS", ",", "ES", ",", "Scalar", "{", "Opc", ",", "<NUM_LIT>", "}", ",", "CmpOpcode", ")", ";" ]
[ "const", "auto", "CmpOpcode", "=", "[", "]", "(", "auto", "A", ",", "auto", "B", ")", "{", "return", "A", ".", "Opcode", "<", "B", ".", "Opcode", ";", "}", ";", "[", "[", "maybe_unused", "]", "]", "static", "bool", "SortedScalar", "=", "(", "llvm...
LLVM
ARM
CPP
next_suggestion
CPU
634,445
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{" ]
[ "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]"...
LLVM
X86
CPP
stmt_completion
CPU
634,446
[ ",", "Op0", ",", "Op1", ")", ";" ]
[ "bool", "IsStrict", "=", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "STRICT_FSETCC", "||", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "STRICT_FSETCCS", ";", "MVT", "VT", "=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ...
LLVM
X86
CPP
stmt_completion
CPU
634,447
[ "&", "*", "PMI", ")", ";" ]
[ "}", "if", "(", "BlockLimit", "<", "LIMIT", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "LoadInst", "->", "getParent", "(", ")", ";", "int", "LimitLeft", "=", "LIMIT", "-", "BlockLimit", ";", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PB"...
LLVM
Hexagon
CPP
stmt_completion
DSP
634,448
[ "=", "CurrentCost", ";" ]
[ "Candidate", ".", "SU", "=", "*", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "continue", ";", "}", "if", "(", "!", "DisableTCTie", ")", "{", "a...
LLVM
ARM64
TD
stmt_completion
CPU
634,449
[ "(", "NAME", "#", "<STR_LIT>", ")", ",", "V128", ",", "VecListTwo128", ">", ";" ]
[ "def", ":", "SIMDTableLookupAlias", "<", "asm", "#", "<STR_LIT>", ",", "!", "cast", "<", "Instruction", ">" ]
LLVM
Hexagon
TD
stmt_completion
DSP
634,450
[ ";" ]
[ "def", "A2_maxp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "En...
LLVM
LEG
CPP
next_suggestion
CPU
634,451
[ "}" ]
[ "MachineBasicBlock", "::", "iterator", "LEGFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "I", "->", "ge...
LLVM
M88k
CPP
program_repair
MPU
634,452
[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/RegisterBankInfo.h", "<STR_LIT>", "<FIXE>" ]
[ "#", "ifndef", "LLVM_LIB_TARGET_M88K_GLSEL_M88KREGISTERBANKINFO_H", "#", "define", "LLVM_LIB_TARGET_M88K_GLSEL_M88KREGISTERBANKINFO_H", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/GlobalISel/RegisterBankInfo.h", "<STR_LIT>", "<BUGE>", "#", "define", "GET_REGBANK_DECLARATIONS",...
LLVM
Hexagon
CPP
next_suggestion
DSP
634,453
[ "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "BccOpc", "&&", "I", "->", "getOpcode", "(", ")", "!=", "BccOpcNot", ")", "return", "<NUM_LIT>", ";" ]
[ "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
634,454
[ ".", "Sub", ")", ";" ]
[ "unsigned", "B", "=", "(", "RS", ".", "Sub", "==", "Hexagon", "::", "isub_hi", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "!", "matchHalf", "(", "<NUM_LIT>", ",", "RC", ",", "B", ",", "H", ")", ")", "return", "false", ";", "if", "("...
GCC
aarch64
MD
stmt_completion
CPU
634,455
[ ")", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC
arm
MD
program_repair
CPU
634,456
[ "<FIXS>", "(", "unspec", ":", "XI", "[", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "unspec", ":", "XI", "[", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "("...
LLVM
Hexagon
TD
next_suggestion
DSP
634,457
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "i...
LLVM
Hexagon
TD
next_suggestion
DSP
634,458
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
634,459
[ "S_00B848_RR_WG_MODE", "(", "RrWgMode", ")", ";" ]
[ "if", "(", "ST", ".", "hasDX10ClampMode", "(", ")", ")", "Reg", "|=", "S_00B848_DX10_CLAMP", "(", "DX10Clamp", ")", ";", "if", "(", "ST", ".", "hasIEEEMode", "(", ")", ")", "Reg", "|=", "S_00B848_IEEE_MODE", "(", "IEEEMode", ")", ";", "if", "(", "ST", ...
GCC
aarch64
MD
next_suggestion
CPU
634,460
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
634,461
[ "}" ]
[ "msgpack", "::", "MapDocNode", "AMDGPUPALMetadata", "::", "getShaderFunction", "(", "StringRef", "Name", ")", "{", "auto", "Functions", "=", "getShaderFunctions", "(", ")", ";", "return", "Functions", "[", "Name", "]", ".", "getMap", "(", "true", ")", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
634,462
[ ")", ")", "{" ]
[ "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo",...
LLVM
ARM
TD
stmt_completion
CPU
634,463
[ "shift", ";" ]
[ "def", "CMNzrsr", ":", "AI1", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "GPRnopc", ":", "$", "Rn", ",", "so_reg_reg", ":", "$", "shift", ")", ",", "DPSoRegRegFrm", ",", "IIC_iCMPsr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", ...
LLVM
Hexagon
TD
stmt_completion
DSP
634,464
[ ";" ]
[ "class", "T_store_pi", "<", "string", "mnemonic", ",", "RegisterClass", "RC", ",", "Operand", "ImmOp", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bit", "isHalf", ">", ":", "STInst", "<", "(", "outs", "IntRegs", ":", "$", "_dst_", ")", ",", "(",...
GCC
aarch64
MD
program_repair
CPU
634,465
[ "<FIXS>", "#", "define", "TARGET_SVE2_AES", "(", "AARCH64_ISA_SVE2_AES", "&", "&", "TARGET_NON_STREAMING", ")", "<FIXE>", "<FIXS>", "#", "define", "TARGET_SVE2_BITPERM", "(", "AARCH64_ISA_SVE2_BITPERM", "&", "&", "TARGET_NON_STREAMING", ")", "<FIXE>", "<FIXS>", "#", "...
[ "#", "define", "TARGET_SVE2", "(", "AARCH64_ISA_SVE2", ")", "<BUGS>", "#", "define", "TARGET_SVE2_AES", "(", "AARCH64_ISA_SVE2_AES", ")", "<BUGE>", "<BUGS>", "#", "define", "TARGET_SVE2_BITPERM", "(", "AARCH64_ISA_SVE2_BITPERM", ")", "<BUGE>", "<BUGS>", "#", "define",...
LLVM
ARM64
TD
stmt_completion
CPU
634,466
[ "<NUM_LIT>", ";" ]
[ "class", "BaseSIMDThreeScalar", "<", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<...
LLVM
VE
CPP
next_suggestion
CPU
634,467
[ "}" ]
[ "static", "bool", "isUncondBranchOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>"...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
634,468
[ "return", "<NUM_LIT>", ";" ]
[ "uint64_t", "WebAssemblyMCCodeEmitter", "::", "getMemoryOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "(...
LLVM
AArch64
TD
stmt_completion
CPU
634,469
[ "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "A64FXWrite_ST17", ",", "WriteAdr" ]
LLVM
Hexagon
TD
stmt_completion
DSP
634,470
[ ";" ]
[ "def", "A4_rcmpneq", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab...
GCC
arm
MD
stmt_completion
CPU
634,471
[ "<STR_LIT>", ")", "]" ]
[ "(", "match_operand", ":", "<", "V_HALF", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VQRDMLH_AS", ")", ")", "]", "<STR_LIT>", "{", "return", "<STR_LIT>", "}", "[", "(", ...
LLVM
LEG
CPP
code_generation
CPU
634,472
[ "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "<NUM_LIT>", ";", "}" ]
[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]
LLVM
AArch64
CPP
program_repair
CPU
634,473
[ "<FIXS>", "unsigned", "FixedObject", "=", "getFixedObjectSize", "(", "MF", ",", "AFI", ",", "IsWin64", ",", "IsFunclet", ")", ";", "<FIXE>" ]
[ "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "<BUGS>", "unsigned", "FixedObject", "=", "(", "IsWin64", "&&", "!", "IsFunclet", ")", "?", "alignTo", "(", ...
LLVM
HSAIL
CPP
stmt_completion
Virtual ISA
634,474
[ ";" ]
[ "TextSection", "=", "nullptr", ";", "DataSection", "=", "nullptr", ";", "BSSSection", "=", "nullptr", ";", "ReadOnlySection", "=", "nullptr", ";", "StaticCtorSection", "=", "nullptr", ";", "StaticDtorSection", "=", "nullptr", ";", "LSDASection", "=", "nullptr", ...
LLVM
Sparc
CPP
next_suggestion
CPU
634,475
[ "}" ]
[ "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "!", "(", "MFI", ".", "hasCalls", "(", ")", "||", "!", "MRI", ".", "reg_nodbg_empty", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "!", "MRI", ".", "reg_nodbg_e...
LLVM
VE
TD
stmt_completion
CPU
634,476
[ "$", "sz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vldl2dsx_vssl", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VLDL2DSXirl", "(", "LO7", "$", "I", ")", ",", "i64", ":" ]
GCC
i386
MD
program_repair
CPU
634,477
[ "<FIXS>", "[", "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V32QI", "<STR...
[ "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "...
GCC
frv
MD
next_suggestion
VLIW
634,478
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
CPP
next_suggestion
CPU
634,479
[ "Val", "=", "convertFromScalableVector", "(", "DAG", ",", "SrcVT", ".", "changeTypeToInteger", "(", ")", ",", "Val", ")", ";" ]
[ "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "RoundVT", ",", "Pg", ",", "Val", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "RoundVT", ")", ")", ";", "Val", "=", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
634,480
[ "}" ]
[ "unsigned", "R600SchedStrategy", "::", "AvailablesAluCount", "(", ")", "const", "{", "return", "AvailableAlus", "[", "AluAny", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_XYZW", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_X"...
LLVM
Hexagon
TD
stmt_completion
DSP
634,481
[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ...
LLVM
SystemZ
TD
stmt_completion
CPU
634,482
[ "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "enc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-" ]
GCC
i386
CPP
next_suggestion
CPU
634,483
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_sad_epu8", "(", "_", "_", "m256i", "_", "_", "A", "...
LLVM
Hexagon
TD
stmt_completion
DSP
634,484
[ ";" ]
[ "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<N...
LLVM
AMDGPU
CPP
stmt_completion
GPU
634,485
[ "None", ";" ]
[ "if", "(", "Symbol", ".", "Type", "==", "ELF", "::", "STT_AMDGPU_HSA_KERNEL", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "StringRef", "Name", "=", "Symbol", ".", "Name", ";", "if", "(", "Symbol", ".", "...
GCC
avr
MD
next_suggestion
MPU
634,486
[ "}" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "ALL8", "ACC_A", ")", "(", "plus", ":", "ALL8", "(", "reg", ":", "ALL8", "ACC_A", ")", "(", "match_operand", ":", "ALL8", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<...
GCC
mips
MD
stmt_completion
CPU
634,487
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
ARM
TD
stmt_completion
CPU
634,488
[ "SDTARMVSHX", ">", ";" ]
[ "def", "NEONvqshrns", ":", "SDNode", "<", "<STR_LIT>", "," ]
GCC
mep
MD
next_suggestion
CPU
634,489
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
X86
TD
stmt_completion
CPU
634,490
[ ")", ")", ",", "sub_xmm", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v4f64", "(", "X86vzmovl", "(", "v4f64", "VR256", ":", "$", "src", ")", ")", ")", ",", "(", "SUBREG_TO_REG", "(", "i32", "<NUM_LIT>", ")", ",", "(", "v2f64", "(", "VMOVSDrr", "(", "v2f64", "(", "V_SET0", ")", ")", ","...
LLVM
Hexagon
CPP
stmt_completion
DSP
634,491
[ ";" ]
[ "case", "Hexagon", "::", "J2_callrt", ":", "case", "Hexagon", "::", "PS_call_nr", ":", "return", "true", ";", "}", "return", "false" ]
GCC
csky
MD
next_suggestion
CPU
634,492
[ "<STR_LIT>" ]
[ "[", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC
i386
MD
stmt_completion
CPU
634,493
[ "V4SI", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "pmov_dst_zeroed_4", "[", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "pmov_suff_4", "[", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")...
LLVM
ARM
TD
stmt_completion
CPU
634,494
[ "IntOp", "(", "TyD", "DPR", ":", "$", "Vn", ")", ",", "(", "TyD", "DPR", ":", "$", "Vm", ")", ")", ")", ")", ")", ")", "]", ">", "{" ]
[ "class", "N3VLIntExt", "<", "bit", "op24", ",", "bit", "op23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op4", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "string", "Dt",...
LLVM
X86
CPP
next_suggestion
CPU
634,495
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VASTART_SAVE_XMM_REGS", "<STR_LIT>", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMSUB64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMOR64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", ...
GCC
aarch64
CPP
next_suggestion
CPU
634,496
[ "if", "(", "TARGET_MEMTAG", ")", "aarch64_init_memtag_builtins", "(", ")", ";" ]
[ "aarch64_builtin_decls", "[", "AARCH64_JSCVT", "]", "=", "aarch64_general_add_builtin", "(", "<STR_LIT>", "__builtin_aarch64_jcvtzs", "<STR_LIT>", ",", "ftype_jcvt", ",", "AARCH64_JSCVT", ")", ";", "if", "(", "!", "TARGET_ILP32", ")", "aarch64_init_pauth_hint_builtins", "...
GCC
arm
CPP
next_suggestion
CPU
634,497
[ "}" ]
[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_unpackel_pi16", "(", "_", "_", "m64", "_", "_", "m1", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wunpckelsh", "(", "(", "_", "_", "v4hi", ")", "_", "_", "m1", ")...
GCC
v850
MD
stmt_completion
MPU
634,498
[ "(", "symbol_ref", "<STR_LIT>", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const", "(", "if_then_else" ]
GCC
sh
MD
stmt_completion
CPU
634,499
[ ":", "V2DI" ]
[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_truncate", ":", "V2SI", "(", "ashiftrt", ":", "V2DI", "(", "mult" ]