Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
s390
MD
next_suggestion
MPU
634,600
[ "<STR_LIT>", ")" ]
[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM
CellSPU
CPP
stmt_completion
MPU
634,601
[ "Op0", ";" ]
[ "bool", "SPUDAGToDAGISel", "::", "SelectAFormAddr", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ")", "{", "EVT", "OffsVT", "=", "MVT", "::", "i16", ";", "SDValue", "Zero", "=", "CurDAG", "->...
GCC
sh
MD
stmt_completion
CPU
634,602
[ ")", "]" ]
[ "(", "sqrt", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "FPSCR_STAT_REG", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")" ]
GCC
loongarch
CPP
stmt_completion
CPU
634,603
[ "v8f32", ")", "_", "<NUM_LIT>", ",", "(", "v8f32", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvfcmp_sor_s", "(", "_", "_", "m256", "_", "<NUM_...
LLVM
PowerPC
CPP
next_suggestion
CPU
634,604
[ "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";" ]
[ "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget"...
GCC
i386
MD
next_suggestion
CPU
634,605
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]" ]
GCC
sh
CPP
stmt_completion
CPU
634,606
[ ")", ";" ]
[ "log_msg", "(", "<STR_LIT>", "\\ntry_combine_comparisons\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "log_return", "(", "false", ",", "<STR_LIT>", "can't create pseudos\\n", "<STR_LIT>", ")", ";", "rtx", "comp", "=", "NULL_RTX...
GCC
i386
CPP
next_suggestion
CPU
634,607
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_blend_epi16", "(", "_", "_", "mmask32", "_", "_", ...
LLVM
SystemZ
CPP
stmt_completion
CPU
634,608
[ ",", "BDMem", ")", ";" ]
[ "return", "isMemDisp20", "(", "ADDR64Reg" ]
GCC
i386
CPP
next_suggestion
CPU
634,609
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_roundscale_round_ss", "(", "_", "_", "m128", "_", "_",...
GCC
mips
MD
stmt_completion
CPU
634,610
[ ")", ")" ]
[ "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
634,611
[ "<NUM_LIT>", ">", ";" ]
[ "def", "SImm9Operand", ":", "SImmOperand", "<" ]
LLVM
ARM
CPP
program_repair
CPU
634,612
[ "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "<FIXE>" ]
[ "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "BasePtr", ",", "<BUGS>", "DAG", ".", ...
GCC
sh
MD
next_suggestion
CPU
634,613
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "float", ":", "DF", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
TD
stmt_completion
CPU
634,614
[ "<STR_LIT>", ",", "VecListDPair", ",", "IIC_VLD2", ",", "addrmode6align64or128", ">", ",", "Sched", "<", "[", "WriteVLD2", "]", ">", ";" ]
[ "def", "VLD2d8", ":", "VLD2", "<", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", "}", "," ]
GCC
rs6000
MD
next_suggestion
CPU
634,615
[ "<STR_LIT>" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
LLVM
X86
CPP
program_repair
CPU
634,616
[ "<FIXS>", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>", "<FIXS>", "CmpValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "<FIXE>", "<FIXS>", "SrcReg", "=",...
[ "case", "X86", "::", "CMP16ri", ":", "case", "X86", "::", "CMP16ri8", ":", "case", "X86", "::", "CMP8ri", ":", "<BUGS>", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "SrcReg2", "=", "<NUM_LIT>"...
GCC
mcore
MD
next_suggestion
MPU
634,617
[ "<STR_LIT>", ")" ]
[ "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
634,618
[ "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_rsqrt14pd128_mask", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "mm_avx512_setzero_pd" ]
LLVM
AMDGPU
CPP
program_repair
GPU
634,619
[ "<FIXS>", "const", "auto", "&", "TrackedLR", "=", "LiveRegs", ";", "<FIXE>" ]
[ "bool", "GCNUpwardRPTracker", "::", "isValid", "(", ")", "const", "{", "const", "auto", "&", "SI", "=", "LIS", ".", "getInstructionIndex", "(", "*", "LastTrackedMI", ")", ".", "getBaseIndex", "(", ")", ";", "const", "auto", "LISLR", "=", "llvm", "::", "g...
LLVM
X86
CPP
program_repair
CPU
634,620
[ "<FIXS>", "SDValue", "Cst", "=", "DAG", ".", "getConstant", "(", "~", "<NUM_LIT>", "U", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]
[ "SDLoc", "dl", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Expected a vector type", "<STR_LIT>", ")", ";", "<BUGS>", "SDValue", "Cst", "=", "DAG", ".", "getConstant", "(", "~", "<NUM_LIT>", "U", ",", "MVT", "::", "i32", ...
GCC
i386
CPP
stmt_completion
CPU
634,621
[ "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_unpackhi_epi16", "(", "_", "_", "m128i", "_", "_", ...
LLVM
Hexagon
TD
stmt_completion
DSP
634,622
[ "=", "<NUM_LIT>", ";" ]
[ "def", "J2_jumprtnewpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_b51dc29a", ",", "TypeJ", ">", ",", "Enc_88d4d9", ",", "PredNewRel", "{", "le...
LLVM
AArch64
TD
stmt_completion
CPU
634,623
[ "cstr", ";" ]
[ "ElementSizeEnum", "ElementSize", "=", "ElementSizeNone", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isPTestLike", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isWhile", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Fa...
LLVM
AArch64
CPP
next_suggestion
CPU
634,624
[ "MIB", ".", "addMBB", "(", "TBB", ")", ";" ]
[ "}", "else", "if", "(", "!", "FBB", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_L...
GCC
mips
MD
next_suggestion
CPU
634,625
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "FPCC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fcond", ":", "FPCC", "(", "match_operand", ":", "SCALARF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ...
LLVM
Hexagon
TD
next_suggestion
DSP
634,626
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", ...
GCC
mips
CPP
next_suggestion
CPU
634,627
[ "mips_builtin_decls", "[", "i", "]", "=", "add_builtin_function", "(", "d", "->", "name", ",", "mips_build_function_type", "(", "d", "->", "function_type", ")", ",", "i", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL", ")", ";" ]
[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "mips_builtins", ")", ";", "i", "++", ")", "{", "d", "=", "&", "mips_builtins", "[", "i", "]", ";", "if", "(", "d", "->", "avail", "(", ")", ")", "{" ]
LLVM
Mips
CPP
stmt_completion
CPU
634,628
[ ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";" ]
[ "case", "Mips", "::", "Select_CC", ":", "case", "Mips", "::", "Select_CC_S32", ":", "case", "Mips", "::", "Select_CC_D32", ":", "{", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
634,629
[ "if", "(", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "{" ]
[ "if", "(", "isAmdHsaOS", "(", ")", ")", "FullFS", "+=", "<STR_LIT>", "+flat-for-global,+unaligned-buffer-access,+trap-handler,", "<STR_LIT>", ";", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "if", "(", "!", "hasAddr64"...
LLVM
AArch64
CPP
next_suggestion
CPU
634,630
[ "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", ...
LLVM
AArch64
TD
next_suggestion
CPU
634,631
[ "}" ]
[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "Min", "#", "<STR_LIT>", "#", "Max", "#", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
634,632
[ "]", ">", ";" ]
[ "def", "VLD1q16HighQPseudo", ":", "VLDQQQQPseudo", "<", "IIC_VLD1x4", ">", ",", "Sched", "<", "[", "WriteVLD4" ]
GCC
rs6000
MD
stmt_completion
CPU
634,633
[ "<STR_LIT>", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC
i386
MD
next_suggestion
CPU
634,634
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
634,635
[ "}" ]
[ "bool", "isMem256", "(", ")", "const", "{", "return", "Kind", "==", "Memory", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
634,636
[ "}", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "!", "LdSt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isR...
GCC
i386
CPP
next_suggestion
CPU
634,637
[ "}" ]
[ "void", "ix86_option_override", "(", "void", ")", "{", "ix86_option_override_internal", "(", "true", ",", "&", "global_options", ",", "&", "global_options_set", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
634,638
[ "const", "unsigned", "FirstSubReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub0", ")", ";" ]
[ "bool", "isSGPR", "(", "unsigned", "Reg", ",", "const", "MCRegisterInfo", "*", "TRI", ")", "{", "const", "MCRegisterClass", "SGPRClass", "=", "TRI", "->", "getRegClass", "(", "AMDGPU", "::", "SReg_32RegClassID", ")", ";" ]
GCC
arm
CPP
next_suggestion
CPU
634,639
[ "}" ]
[ "vmla_n_u32", "(", "uint32x2_t", "_", "_", "a", ",", "uint32x2_t", "_", "_", "b", ",", "uint32_t", "_", "_", "c", ")", "{", "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vmla_nv2si", "(", "(", "int32x2_t", ")", "_", "_", "a", ",", "(", ...
GCC
arm
CPP
next_suggestion
CPU
634,640
[ "add_libcall", "(", "libcall_htab", ",", "convert_optab_libfunc", "(", "trunc_optab", ",", "HFmode", ",", "DFmode", ")", ")", ";" ]
[ "add_libcall", "(", "libcall_htab", ",", "optab_libfunc", "(", "lt_optab", ",", "SFmode", ")", ")", ";", "add_libcall", "(", "libcall_htab", ",", "optab_libfunc", "(", "le_optab", ",", "SFmode", ")", ")", ";", "add_libcall", "(", "libcall_htab", ",", "optab_li...
LLVM
Hexagon
TD
stmt_completion
DSP
634,641
[ "=", "HalfWordAccess", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
ARM
CPP
next_suggestion
CPU
634,642
[ "if", "(", "Wide", ")", "emitARMWinUnwindCode", "(", "Win64EH", "::", "UOP_WideSaveRegMask", ",", "Mask", ",", "<NUM_LIT>", ")", ";" ]
[ "return", ";", "}", "}", "}", "else", "if", "(", "!", "Wide", ")", "{", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", ">=", "<NUM_LIT>", ";", "I", "--", ")", "{", "if", "(", "Mask", "&", "(", "<NUM_LIT>", "<<", "I", ")", ")", "{", "em...
LLVM
AMDGPU
CPP
stmt_completion
GPU
634,643
[ ")", ")", "{" ]
[ "MVT", "SITargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "AMDGPU_KERNEL", ")", "return", "Target...
GCC
arm
CPP
stmt_completion
CPU
634,644
[ "this", ")", ";" ]
[ "args", ".", "reserve", "(", "nargs", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nargs", ";", "++", "i", ")", "args", ".", "quick_push", "(", "expand_normal", "(", "CALL_EXPR_ARG", "(", "call_expr", ",", "i", ")",...
LLVM
ARM
CPP
program_repair
CPU
634,645
[ "<FIXS>", "const", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getARM...
[ "unsigned", "getBitfieldInvertedMaskOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "<NUM_LIT>", ";", "}", "unsigned", "getAddrModeImm12OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op",...
GCC
pdp11
MD
next_suggestion
MPU
634,646
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FCC_REGNUM", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
s390
CPP
code_generation
MPU
634,647
[ "static", "void", "s390_end_pool", "(", "struct", "constant_pool", "*", "pool", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "pool_size", "=", "GEN_INT", "(", "pool", "->", "size", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "insn", ")", "insn", "=",...
[ "End", "range", "of", "instructions", "covered", "by", "POOL", "at", "INSN", "and", "emit", "placeholder", "insn", "representing", "the", "pool", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
634,648
[ ">", ";" ]
[ "def", "C2_bitsclri", ":", "T_TEST_BITS_IMM", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC
stormy16
MD
next_suggestion
CPU
634,649
[ "(", "set_attr_alternative", "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "zero_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(...
LLVM
Hexagon
TD
next_suggestion
DSP
634,650
[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
AArch64
TD
next_suggestion
CPU
634,651
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setsFlags", ";" ]
LLVM
X86
TD
program_repair
CPU
634,652
[ "<FIXS>", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "EVEX", ",", "VVVV", ",", "EVEX_B", ",", "EVEX_RC", ",", "Sched", "[", "sched", "]", ">", ";", "<FIXE>" ]
[ "OpcodeStr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "(", "null_frag", ")", ",", "(", "_", ".", "VT", "(", "OpNode", "_", ".", "RC", ":", "$", "src1", ",", "_", ".", "RC", ":", "$", "src3", ",", "_", ".", "RC", ":", "$", "src2", ",", "(", ...
GCC
sh
MD
stmt_completion
CPU
634,653
[ ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SI", "(", "match_operand", ":", "SI", ...
LLVM
Hexagon
TD
next_suggestion
DSP
634,654
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
GCC
avr
CPP
program_repair
MPU
634,655
[ "<FIXS>", "&&", "n_bytes", "<=", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "regno_dest", "==", "LPM_REGNO", ")", "avr_asm_len", "(", "<STR_LIT>", "%4lpm", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw %2,1", "<STR_LIT>", ",", "xop", ",", "plen", ",", ...
[ "case", "POST_INC", ":", "gcc_assert", "(", "REG_Z", "==", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "<BUGS>", "&&", "n_bytes", "<=", "<NUM_LIT>", ")", ";", "<BUGE>", "<BUGS>", "avr_asm_len", "(", "<STR_LIT>", "lpm", "<STR_LIT>", "CR_T...
LLVM
ARM
TD
stmt_completion
CPU
634,656
[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "def", "HVC", ":", "AInoP", "<", "(", "outs", ")", ",", "(", "ins", "imm0_65535", ":", "$", "imm", ")", ",", "BrFrm", ",", "NoItinerary", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Requires", "<", "[", "IsARM", ",", "HasVirtualiz...
LLVM
Hexagon
TD
next_suggestion
DSP
634,657
[ "}" ]
[ "def", "A4_bitspliti", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_4414d8b1", ",", "TypeS_2op", ">", ",", "Enc_311...
GCC
m32c
CPP
code_generation
MPU
634,658
[ "int", "m32c_expand_cmpstr", "(", "rtx", "*", "operands", ")", "{", "rtx", "src1a", ",", "src2a", ";", "src1a", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "src2a", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]...
[ "This", "is", "a", "strcmp", "(", ")", "opcode", ".", "$", "0", "is", "the", "destination", "(", "HI", ")", "which", "holds", "<", "=", ">", "0", "depending", "on", "the", "comparison", ",", "$", "1", "is", "one", "string", "(", "MEM", ":", "BLK"...
LLVM
AArch64
CPP
next_suggestion
CPU
634,659
[ "SplatVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "DL", ",", "MVT", "::", "i64", ",", "SplatVal", ",", "DAG", ".", "getValueType", "(", "MVT", "::", "i1", ")", ")", ";" ]
[ "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ",", "!", "Subtarget", "->", "isNeonAvailable", "(", ")", ")", ")", "return", "LowerToScalableOp", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "VT", ".", "isScalableVector", "(", ")", "&&", "VT", ...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
634,660
[ "AppendixBB", ")", ";" ]
[ "AppendixBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "AppendixBB", "->", "addSuccessor", "(" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
634,661
[ ")", ")", ")", ";" ]
[ "Register", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "!", "SrcReg", ".", "isVirtual", "(", ")", "||", "!", "DstReg", ".", "isVirtual", "(", ")", ")", "return", "false", ";", "for", "(", "const", "auto", "&", "MO", ":", "MRI"...
LLVM
ARM
CPP
next_suggestion
CPU
634,662
[ "}" ]
[ "SDValue", "InFlag", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_L...
GCC
aarch64
MD
stmt_completion
CPU
634,663
[ "UNSPEC_SM3PARTW1", "UNSPEC_SM3PARTW2", "]", ")" ]
[ "(", "define_int_iterator", "CRYPTO_SM3PART", "[" ]
LLVM
AArch64
CPP
stmt_completion
CPU
634,664
[ "Base", ",", "OffImm", ")", ";" ]
[ "return", "SelectAddrModeIndexed", "(", "N", ",", "<NUM_LIT>", "," ]
GCC
i386
CPP
stmt_completion
CPU
634,665
[ ",", "(", "_", "_", "v8di", ")", "_", "_", "A", ")", ";" ]
[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_stream_si512", "(", "_", "_", "m512i", "*", "_", "_", "P", ",", ...
LLVM
Hexagon
TD
stmt_completion
DSP
634,666
[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "def", "A2_subh_l16_hl", ":", "T_XTYPE_ADD_SUB", "<", "<NUM_LIT>", "," ]
GCC
aarch64
MD
stmt_completion
CPU
634,667
[ "<STR_LIT>", ")" ]
[ "(", "div", "<STR_LIT>", ")", "(", "udiv", "<STR_LIT>", ")", "(", "fix", "<STR_LIT>", ")", "(", "unsigned_fix", "<STR_LIT>", ")", "(", "float", "<STR_LIT>", ")", "(", "unsigned_float" ]
GCC
aarch64
CPP
stmt_completion
CPU
634,668
[ "_", "_", "a", ";" ]
[ "return", "(", "int8x8_t", ")" ]
LLVM
Hexagon
CPP
code_generation
DSP
634,669
[ "TargetLoweringBase", "::", "LegalizeTypeAction", "HexagonTargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "unsigned", "VecLen", "=", "VT", ".", "getVectorMinNumElements", "(", ")", ";", "MVT", "ElemTy", "=", "VT", ".", "getV...
[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
634,670
[ "return", "true", ";" ]
[ "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}" ]
GCC
s390
MD
next_suggestion
MPU
634,671
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
aarch64
MD
stmt_completion
CPU
634,672
[ ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VDQ_SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VDQ_SI", "[", "(", "match_operand", ":", "VDQ_SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_...
GCC
nios2
CPP
next_suggestion
MPU
634,673
[ "}" ]
[ "static", "bool", "cdx_and_immed", "(", "rtx", "op", ")", "{", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "HOST_WIDE_INT", "ival", "=", "INTVAL", "(", "op", ")", ";", "return", "(", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
634,674
[ "int64_t", "Tgt", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";" ]
[ "int64_t", "VM", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "MachineInstr", "*", "Exp", "=", "buildEXP", "(", "TII", ",", "&", "I", ",", "Tgt", ",",...
GCC
arm
CPP
next_suggestion
CPU
634,675
[ "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",",...
[ "uint8x16x2_t", "_", "_", "rv", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "...
LLVM
PowerPC
CPP
stmt_completion
CPU
634,676
[ ";" ]
[ "bool", "isCtlzFast", "(", ")", "const", "override", "{", "return", "true" ]
LLVM
ARM
CPP
next_suggestion
CPU
634,677
[ "}" ]
[ "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "!", "BVN", "||", "!", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "ElementBits", ")", "||", "SplatBitSize", ">", ...
LLVM
Hexagon
TD
next_suggestion
DSP
634,678
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "i...
GCC
mips
CPP
next_suggestion
CPU
634,679
[ "mips_base_target_flags", "=", "target_flags", ";" ]
[ "else", "if", "(", "!", "ISA_HAS_DELAY_SLOTS", "&&", "mips_cb", "==", "MIPS_CB_NEVER", ")", "{", "error", "(", "<STR_LIT>", "unsupported combination: %qs%s %s", "<STR_LIT>", ",", "mips_arch_info", "->", "name", ",", "TARGET_MICROMIPS", "?", "<STR_LIT>", " -mmicromips"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
634,680
[ "const", "MCInstrDesc", "&", "NewDesc", ")", "{" ]
[ "static", "void", "mutateCopyOp", "(", "MachineInstr", "&", "MI", "," ]
LLVM
AArch64
TD
next_suggestion
CPU
634,681
[ "}" ]
[ "class", "arith_extended_reg32to64", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandI...
LLVM
X86
CPP
next_suggestion
CPU
634,682
[ "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";" ]
[ "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v8i64", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v8i64", "&&", "<STR_LIT>", "B...
LLVM
AMDGPU
CPP
program_repair
GPU
634,683
[ "<FIXS>", "std", "::", "optional", "int64_t", ">", "EncodedOffset", "=", "AMDGPU", "::", "getSMRDEncodedOffset", "(", "*", "Subtarget", ",", "ByteOffset", ",", "IsBuffer", ",", "HasSOffset", ")", ";", "<FIXE>" ]
[ "int64_t", "ByteOffset", "=", "IsBuffer", "?", "C", "->", "getZExtValue", "(", ")", ":", "C", "->", "getSExtValue", "(", ")", ";", "<BUGS>", "std", "::", "optional", "int64_t", ">", "EncodedOffset", "=", "AMDGPU", "::", "getSMRDEncodedOffset", "(", "*", "S...
LLVM
AArch64
CPP
stmt_completion
CPU
634,684
[ ",", "SysReg", ".", "Length", ")", ";" ]
[ "bool", "IsKnownRegister", ";", "StringRef", "Name", "(", "SysReg", ".", "Data" ]
GCC
lm32
MD
next_suggestion
MPU
634,685
[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ge", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...
LLVM
AArch64
TD
next_suggestion
CPU
634,686
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]
[ "class", "HintI", "<", "string", "mnemonic", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "imm0_127", ":", "$", "imm", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "int_aarch64_hint", "imm0_127", ":", "$", "im...
GCC
loongarch
MD
next_suggestion
CPU
634,687
[ "<STR_LIT>" ]
[ "[", "(", "any_return", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC
rs6000
CPP
next_suggestion
CPU
634,688
[ "else", "if", "(", "!", "strcmp", "(", "token", ",", "<STR_LIT>", "v256", "<STR_LIT>", ")", ")", "{" ]
[ "handle_pointer", "(", "typedata", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "strcmp", "(", "token", ",", "<STR_LIT>", "vsll", "<STR_LIT>", ")", ")", "{", "typedata", "->", "isvector", "=", "<NUM_LIT>", ";", "typedata", "->", "is...
LLVM
X86
CPP
next_suggestion
CPU
634,689
[ "if", "(", "!", "FValIsFalse", "&&", "TVal", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";" ]
[ "switch", "(", "SetCC", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "CC", "=", "X86", "::", "CondCode", "(", "SetCC", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "needOppositeCond", ")"...
GCC
i386
CPP
next_suggestion
CPU
634,690
[ "emit_insn", "(", "gen_andqi_ext_1", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";" ]
[ "if", "(", "code", "==", "LT", "&&", "TARGET_IEEE_FP", ")", "{", "emit_insn", "(", "gen_andqi_ext_1", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_cmpqi_ext_3", "(", "scratch", ",", "const1_rt...
LLVM
AArch64
TD
stmt_completion
CPU
634,691
[ "listty", ">", ";" ]
[ "def", "_REAL", ":", "sve_mem_cld_si_base", "<", "dtype", ",", "nf", ",", "asm", "," ]
LLVM
Hexagon
TD
stmt_completion
DSP
634,692
[ "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_...
LLVM
AArch64
CPP
next_suggestion
CPU
634,693
[ "return", "isWorthFolding", "(", "N", ")", ";" ]
[ "if", "(", "Ext", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "Offset", "=", "narrowIfNeeded", "(", "CurDAG", ",", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SignExtend", "="...
GCC
i386
CPP
code_generation
CPU
634,694
[ "static", "void", "ix86_option_override", "(", "void", ")", "{", "opt_pass", "*", "pass_insert_vzeroupper", "=", "make_pass_insert_vzeroupper", "(", "g", ")", ";", "struct", "register_pass_info", "insert_vzeroupper_info", "=", "{", "pass_insert_vzeroupper", ",", "<STR_L...
[ "Implement", "the", "TARGET_OPTION_OVERRIDE", "hook", "." ]
LLVM
AMDGPU
CPP
program_repair
GPU
634,695
[ "<FIXS>", "VmemSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ",", "VmemSgprWaitStates", ")", ";", "<FIXE>" ]
[ "continue", ";", "int", "WaitStatesNeededForUse", "=", "<BUGS>", "VmemSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ")", ";", "<BUGE>", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded"...
GCC
sh
CPP
next_suggestion
CPU
634,696
[ "return", "tmp", "==", "NULL_RTX", ";" ]
[ "static", "bool", "flow_dependent_p", "(", "rtx", "insn", ",", "rtx", "dep_insn", ")", "{", "rtx", "tmp", "=", "PATTERN", "(", "insn", ")", ";", "not", "e_stores", "(", "PATTERN", "(", "dep_insn", ")", ",", "flow_dependent_p_1", ",", "&", "tmp", ")", "...
GCC
rs6000
MD
stmt_completion
CPU
634,697
[ "]", ")", "=", "<NUM_LIT>" ]
[ "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "gen_rtx_SCRATCH", "(", "Pmode", ")", ")", "MEM_VOLATILE_P", "(", "operands", "[", "<NUM_LIT>" ]
GCC
aarch64
CPP
stmt_completion
CPU
634,698
[ ")", "{" ]
[ "poly_int64", "aarch64_initial_elimination_offset", "(", "unsigned", "from", ",", "unsigned", "to", ")", "{", "aarch64_layout_frame", "(", ")", ";", "if", "(", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "{", "if", "(", "from", "==", "ARG_POINTER_REGNUM", ")", ...
GCC
aarch64
CPP
stmt_completion
CPU
634,699
[ "a", ";" ]
[ "vmvnq_s32", "(", "int32x4_t", "_", "_", "a", ")", "{", "return", "~", "_", "_" ]