docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	avr	CPP	program_repair	MPU	6,600	[ "<FIXS>", "{", "<FIXE>" ]	[ "else", "if", "(", "MEM_P", "(", "x", ")", ")", "{", "rtx", "addr", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "code", "==", "'", "m", "'", ")", "<BUGS>", "{", "<BUGE>", "if", "(", "!", "CONSTANT_P", "(", "addr", ")", ")", ...
LLVM	ARM	CPP	next_suggestion	CPU	6,601	[ "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "expected immediate or register in shift operand", "<STR_LIT>", ")", ";" ]	[ "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "<STR_LIT>", "invalid immediate shift value", "<STR_LIT>", ")", ";", "return", "-", ...
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,602	[ "=", "SubRC", ";" ]	[ "const", "TargetRegisterClass", "", "RC", "=", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "const", "TargetRegisterClass", "", "SubRC", "=", "TRI", ".", "getSubRegisterClass", "(", "RC", ",", "MO", ".", "getSubRe...
LLVM	AMDGPU	CPP	code_generation	GPU	6,603	[ "bool", "AMDGPUCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "B", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "F",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	6,604	[ "}" ]	[ "if", "(", "LB", "&&", "(", "LoopPHI", "!=", "nullptr", ")", ")", "{", "Value", "&", "Initial", "=", "LB", "->", "getInitialIVValue", "(", ")", ";", "Value", "&", "Final", "=", "LB", "->", "getFinalIVValue", "(", ")", ";", "if", "(", "dyn_cast", "<...
LLVM	Hexagon	TD	stmt_completion	DSP	6,605	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
GCC	ns32k	MD	stmt_completion	MPU	6,606	[ ")", ")" ]	[ "(", "if_then_else", "(", "lt", "(", "cc0", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC	frv	CPP	stmt_completion	VLIW	6,607	[ ")", "{" ]	[ "static", "rtx", "frv_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED" ]
LLVM	X86	TD	next_suggestion	CPU	6,608	[ "}" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	6,609	[ ")", ")", ")", ";" ]	[ "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsUnwindInfo", ")",...
LLVM	R600	CPP	next_suggestion	GPU	6,610	[ "break", ";" ]	[ "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "AMDGPU", ...
GCC	arm	CPP	stmt_completion	CPU	6,611	[ ")", "_", "_", "a", ")", ";" ]	[ "return", "(", "poly16x4_t", ")", "_", "_", "builtin_neon_vld1_dupv4hi", "(", "(", "const", "_", "_", "builtin_neon_hi", "*" ]
GCC	i386	MD	stmt_completion	CPU	6,612	[ ")" ]	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	6,613	[ ";" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "SystemZ Assembly Printer", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,614	[ "=", "<NUM_LIT>", ";" ]	[ "def", "L2_loadrd_io", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s29_3Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_fa3ba...
LLVM	ARM	CPP	stmt_completion	CPU	6,615	[ ";" ]	[ "return", "getRegisterName", "(", "RegNo", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	6,616	[ "}" ]	[ "static", "SDValue", "LowerMSCATTER", "(", "SDValue", "Op", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "<STR_LIT>", "MGATHER/MSCATTER are supported on AVX...
LLVM	ARM	TD	next_suggestion	CPU	6,617	[ "let", "ParserMatchClass", "=", "nImmVMOVI32AsmOperand", ";" ]	[ "def", "nImmVMOVI32AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "nImmVMOVI32", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	6,618	[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "N", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "I", ")", ")", ";" ]	[ "}", "if", "(", "fitsRegClass", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AMDGPU", "::", "SReg_64RegClassID", ")", ")", "{", "return", "N", ";", "}", "ConstantSDNode", "*", "Offset", "=", "cast", "<", "ConstantSDNode", ">", ...
LLVM	X86	TD	program_repair	CPU	6,619	[ "<FIXS>", "def", "BWWriteResGroup181", ":", "SchedWriteRes", "[", "BWPort0", ",", "BWPort23", ",", "BWPort015", ",", "BWFPDivider", "]", ">", "{", "<FIXE>", "<FIXS>", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NU...	[ "def", ":", "InstRW", "[", "BWWriteResGroup180", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", "BWWriteResGroup181", ":", "SchedWriteRes", "[", "BWPort0", ",", "BWPort23", ",", "BWPort015", "]", ">", "{", "<BUGE>"...
LLVM	AArch64	TD	next_suggestion	CPU	6,620	[ "}" ]	[ "def", "h", ":", "BaseSIMDScalarShift", "<", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", ",", "?", "}", ",", "FPR16", ",", "FPR16", ",", "vecshiftL16", ",", "asm", ",", "[", "]", ">", ...
LLVM	Hexagon	TD	stmt_completion	DSP	6,621	[ ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "I...
LLVM	AAP	CPP	stmt_completion	MPU	6,622	[ "{" ]	[ "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i16", ")", ";", "return", "true", ";", "}", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetExternalSymbol", "\|\|", "Addr",...
LLVM	X86	CPP	stmt_completion	CPU	6,623	[ "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "{" ]	[ "MachineBasicBlock", "*", "FallthroughBB", "=", "nullptr", ";", "for", "(", "auto", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB" ]
GCC	mcore	CPP	code_generation	MPU	6,624	[ "int", "mcore_arith_S_operand", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "CONST_OK_FOR_M", "(", "~", "INTVAL", "(", "op", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "Predicates", "used", "by", "the", "templates", "." ]
GCC	i386	CPP	stmt_completion	CPU	6,625	[ "_", "_", "M", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_set1_epi32", "(", "_", "_", "mmask16", "_", "_", ...
GCC	rs6000	MD	stmt_completion	CPU	6,626	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	6,627	[ "return", "ResultReg", ";" ]	[ "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "<NUM_LIT>", ")", ";", ...
GCC	cris	MD	next_suggestion	MPU	6,628	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "ior", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>",...
GCC	i386	CPP	stmt_completion	CPU	6,629	[ "V2DImode", ";" ]	[ "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "unsigned", "int", "size", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "int", "pos", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(...
LLVM	SystemZ	TD	next_suggestion	CPU	6,630	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LI...
GCC	i386	MD	program_repair	CPU	6,631	[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "and", "(", "eq_attr", "<STR_LIT>...
LLVM	SystemZ	CPP	stmt_completion	CPU	6,632	[ ">", "CFIIndexes", ";" ]	[ "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "", "ZII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "S...
LLVM	AArch64	CPP	next_suggestion	CPU	6,633	[ "}" ]	[ "const", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasCalculatedStackSizeSVE", "(", ")", "\|\|", "AFI", "->", "getStackSizeSVE", "(", ")", ")", "return", "true"...
GCC	arm	MD	stmt_completion	CPU	6,634	[ ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	6,635	[ "case", "MachineCombinerPattern", "::", "MULSUBv16i8_OP1", ":" ]	[ "case", "MachineCombinerPattern", "::", "FMLSv1i32_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLSv1i64_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLSv2i32_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLSv2i64_indexed_OP2", ":"...
LLVM	ARM64	TD	next_suggestion	CPU	6,636	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "...
LLVM	PowerPC	CPP	code_generation	CPU	6,637	[ "TargetLowering", "::", "ConstraintWeight", "PPCTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "",...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]
GCC	aarch64	CPP	program_repair	CPU	6,638	[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "plus_constant", "(", "DImode", ",", "base", ",", "adj_off", ")", ")", ")", ";", "<FIXE>", "<FIXS>", "t1", "=", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ...	[ "}", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "plus_constant", "(", "DImode", ",", "base", ",", "adj_off", ")", ")", ")", ";", "<BUGE>", "<BUGS>", "t1", "=", "gen_rtx_SET", "(", "VOIDmode", ...
GCC	i386	CPP	stmt_completion	CPU	6,639	[ "_", "mmask16", "_", "_", "M", ",", "_", "_", "m128", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_broadcast_f32x4", "(", "_" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,640	[ ":" ]	[ "unsigned", "SignBits", "=", "<NUM_LIT>", "-", "Width", "->", "getZExtValue", "(", ")", "+", "<NUM_LIT>", ";", "if", "(", "!", "isNullConstant", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SignBits", ";", "unsigned", "Op0SignB...
LLVM	Hexagon	TD	next_suggestion	DSP	6,641	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_bitsplit", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_4414d8b1", ",", "TypeALU64", ">", ",", "Enc_be...
GCC	pa	MD	next_suggestion	CPU	6,642	[ "&", "&", "pa_magic_milli", "[", "INTVAL", "(", "op", ")", "]", ")", ")", ")" ]	[ "return", "(", "mode", "=", "=", "SImode", "&", "&", "(", "(", "REG_P", "(", "op", ")", "&", "&", "REGNO", "(", "op", ")", "=", "=", "<NUM_LIT>", ")", "\|", "\|", "(", "CONST_INT_P", "(", "op", ")", "&", "&", "INTVAL", "(", "op", ")", ">", "<...
GCC	v850	CPP	program_repair	MPU	6,643	[ "<FIXS>", "v850_memory_move_cost", "(", "machine_mode", "mode", ",", "<FIXE>" ]	[ "}", "static", "int", "<BUGS>", "v850_memory_move_cost", "(", "enum", "machine_mode", "mode", ",", "<BUGE>", "reg_class_t", "reg_class", "ATTRIBUTE_UNUSED", ",", "bool", "in", ")", "{" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,644	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]	[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "...
LLVM	ARM	CPP	stmt_completion	CPU	6,645	[ ",", "<NUM_LIT>", ")", ")", ";" ]	[ "return", "StackOffset", "::", "getFixed", "(", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	6,646	[ "if", "(", "DefC", ".", "isBottom", "(", ")", ")", "break", ";" ]	[ "}", "LatticeCell", "DefC", "=", "Cells", ".", "get", "(", "DefR", ".", "Reg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PN", ".", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", ...
GCC	rs6000	CPP	program_repair	CPU	6,647	[ "<FIXS>", "reg_size", "=", "(", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "mode", "!=", "TDmode", "&&", "mode", "!=", "TFmode", ")", "<FIXE>" ]	[ "{", "unsigned", "HOST_WIDE_INT", "reg_size", ";", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "<BUGS>", "reg_size", "=", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "<BUGE>", "?", "UNITS_PER_VSX_WORD", ":", "UNITS_PER_FP_WORD", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	6,648	[ ",", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "i8", ",", "ShAmt0", ")", ")", ";" ]	[ "if", "(", "Y", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", "&&", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "X", "&&", "ISD", "::", "isBuildVectorAllZeros", "(", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(",...
LLVM	X86	CPP	next_suggestion	CPU	6,649	[ "}" ]	[ "int64_t", "RCXShadowSlot", "=", "<NUM_LIT>", ";", "int64_t", "RDXShadowSlot", "=", "<NUM_LIT>", ";", "if", "(", "InProlog", ")", "{", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "const"...
LLVM	AArch64	TD	next_suggestion	CPU	6,650	[ "}" ]	[ "return", "AArch64_AM", ":", ":", "isLogicalImmediate", "(", "Imm", ".", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "]", ",", "logical_imm64_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Logic...
LLVM	AArch64	CPP	code_generation	CPU	6,651	[ "bool", "contains", "(", "MachineInstr", "&", "MI", ")", "{", "return", "Insts", ".", "count", "(", "&", "MI", ")", ">", "<NUM_LIT>", ";", "}" ]	[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]
LLVM	Hexagon	CPP	next_suggestion	DSP	6,652	[ "}" ]	[ "unsigned", "KillFlag", "=", "getKillRegState", "(", "KillSrc", ")", ";", "if", "(", "Hexagon", "::", "IntRegsRegClass", ".", "contains", "(", "SrcReg", ",", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexago...
GCC	arm	MD	stmt_completion	CPU	6,653	[ "(", "VUNSPEC_MRC2", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_int_attr", "mrc", "[", "(", "VUNSPEC_MRC", "<STR_LIT>", ")", "(", "VUNSPEC_MRC2", "<STR_LIT>", ")", "]", ")", "(", "define_int_attr", "MRC", "[", "(", "VUNSPEC_MRC", "<STR_LIT>", ")" ]
GCC	nds32	MD	next_suggestion	CPU	6,654	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
GCC	arm	CPP	stmt_completion	CPU	6,655	[ ",", "_", "_", "index", ")", ";" ]	[ "return", "_", "_", "builtin_neon_vbfdot_lanev8bfv4sf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_", "_", "b" ]
GCC	powerpcspe	CPP	code_generation	CPU	6,656	[ "static", "void", "rs6000_print_isa_options", "(", "FILE", "", "file", ",", "int", "indent", ",", "const", "char", "", "string", ",", "HOST_WIDE_INT", "flags", ")", "{", "rs6000_print_options_internal", "(", "file", ",", "indent", ",", "string", ",", "flags"...	[ "Helper", "function", "to", "print", "the", "current", "isa", "options", "on", "a", "line", "." ]
LLVM	CSKY	TD	next_suggestion	CPU	6,657	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rz", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	XCore	CPP	next_suggestion	MPU	6,658	[ "SDValue", "Crc", "(", "Data", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "unsigned", "IntNo", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "Intrinsic", "::", "xcore_crc8", ":", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Data", "=", ...
LLVM	ARM64	TD	stmt_completion	CPU	6,659	[ "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]
LLVM	X86	CPP	next_suggestion	CPU	6,660	[ "}" ]	[ "break", ";", "case", "MVT", "::", "f64", ":", "Opc", "=", "X86", "::", "XAM_Fp64", ";", "break", ";", "case", "MVT", "::", "f80", ":", "Opc", "=", "X86", "::", "XAM_Fp80", ";", "break", ";", "}", "SDValue", "Test", "(", "DAG", ".", "getMachineNode...
GCC	s390	MD	stmt_completion	MPU	6,661	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "icm_lo", "[", "(", "HI", "<STR_LIT>", ")", "(", "QI" ]
LLVM	ARM	CPP	next_suggestion	CPU	6,662	[ "}" ]	[ "MVT", "ElType", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "EVT", "SubVT", "=", "MVT", "::", "v4i32", ";", "SDValue", "SubV...
GCC	arm	MD	stmt_completion	CPU	6,663	[ "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VDQIW", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	6,664	[ "<NUM_LIT>", ">", ";" ]	[ "def", "MemWExtend16Operand", ":", "MemExtendOperand", "<", "<STR_LIT>", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	6,665	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC	i386	MD	stmt_completion	CPU	6,666	[ "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	6,667	[ ",", "false", ")", ";" ]	[ "return", "ParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc" ]
LLVM	SIC	TD	stmt_completion	CPU	6,668	[ "load_a", ",", "GPROut", ">", ";" ]	[ "def", "LDIN", ":", "LoadIndirectTempReg", "<", "<NUM_LIT>", ",", "<STR_LIT>", "," ]
LLVM	XCore	CPP	next_suggestion	MPU	6,669	[ "return", "CodeModel", "::", "Small", ";" ]	[ "if", "(", "CM", ")", "{", "if", "(", "", "CM", "!=", "CodeModel", "::", "Small", "&&", "", "CM", "!=", "CodeModel", "::", "Large", ")", "report_fatal_error", "(", "<STR_LIT>", "Target only supports CodeModel Small or Large", "<STR_LIT>", ")", ";", "return",...
LLVM	ARM	CPP	code_generation	CPU	6,670	[ "bool", "ARMCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", ",", "ArrayRef", "<", "ArgInfo", ">", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,671	[ ")", "{" ]	[ "void", "setHasSpilledVGPRs", "(", "bool", "Spill", "=", "true" ]
LLVM	AArch64	TD	stmt_completion	CPU	6,672	[ ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]	[ "def", "ADDddd", ":", "NeonI_Scalar3Same_D_size", "<", "<NUM_LIT>" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	6,673	[ "DIR_E500", ":" ]	[ "return", "<NUM_LIT>", ";", "case", "PPC", "::", "DIR_440", ":", "case", "PPC", "::", "DIR_A2", ":", "case", "PPC", "::" ]
LLVM	X86	CPP	next_suggestion	CPU	6,674	[ "}" ]	[ "static", "void", "translateRegister", "(", "MCInst", "&", "mcInst", ",", "Reg", "reg", ")", "{", "static", "constexpr", "MCPhysReg", "llvmRegnums", "[", "]", "=", "{", "ALL_REGS", "}", ";", "MCPhysReg", "llvmRegnum", "=", "llvmRegnums", "[", "reg", "]", "...
LLVM	ARM	CPP	stmt_completion	CPU	6,675	[ "Val", "=", "Val", ";" ]	[ "ARMOperand", "*", "Op", "=", "new", "ARMOperand", "(", "k_Immediate", ")", ";", "Op", "->", "Imm", "." ]
GCC	i386	CPP	program_repair	CPU	6,676	[ "<FIXS>", "case", "E_V8SFmode", ":", "<FIXE>" ]	[ "}", "return", ";", "<BUGS>", "case", "V8SFmode", ":", "<BUGE>", "mask", "=", "gen_lowpart", "(", "V8SImode", ",", "mask", ")", ";", "if", "(", "one_operand_shuffle", ")", "emit_insn", "(", "gen_avx2_permvarv8sf", "(", "target", ",", "op0", ",", "mask", ")...
GCC	nds32	MD	stmt_completion	CPU	6,677	[ "]", ")" ]	[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
LLVM	FISC	CPP	program_repair	CPU	6,678	[ "<FIXS>", "def", "Bcc", ":", "InstFISC", "(", "outs", ")", ",", "(", "ins", "cc_val", ":", "$", "cc", ",", "bcc_target", ":", "$", "dst", ")", ",", "<STR_LIT>", "b$cc $dst", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<NUM_LIT>", ">", "dst", ";"...	[ "let", "isTerminator", "=", "<NUM_LIT>", ",", "isBranch", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "Bcc", ":", "InstFISC", "(", "outs", ")", ",", "(", "ins", "cc_val", ":", "$", "cc", ",", "b_target", ":", "$", "dst", ")", ",", "<STR_LIT>", "b$c...
LLVM	AArch64	CPP	next_suggestion	CPU	6,679	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "default", ":", "return", "false", ";", "case", "FK_Data_1", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "FK_Data_2", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";",...
GCC	i386	MD	program_repair	CPU	6,680	[ "<FIXS>", "(", "V4SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "define_mode_attr", "sse4_1_avx2", "[", "(", "V16QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "<BUGS>", "(", "V4SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "<BUGE>", "(...
LLVM	TGSI	CPP	next_suggestion	Virtual ISA	6,681	[ "}" ]	[ "MCTargetStreamer", "*", "createTGSINullTargetStreamer", "(", "MCStreamer", "&", "S", ")", "{", "return", "new", "TGSITargetStreamer", "(", "S", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	6,682	[ "*", "CmpMI", ";" ]	[ "unsigned", "CmpOpcTbl", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", "}", ";", ...
GCC	csky	MD	stmt_completion	CPU	6,683	[ "DImode", ",", "hi", ")" ]	[ "int", "lo", "=", "TARGET_BIG_ENDIAN", "?", "UNITS_PER_WORD", ":", "<NUM_LIT>", "rtx", "l0", "=", "simplify_gen_subreg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "lo", ")", "rtx", "h0", "=", "simplify_gen_subreg", "(", "SImo...
LLVM	ARM	CPP	next_suggestion	CPU	6,684	[ "}" ]	[ "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "LDRcp", ")", ")", ".", "addReg", "(", "DestReg", ","...
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,685	[ ":", "AMDGPU", "::", "V_MAD_I64_I32_e64", ")", ")", ";" ]	[ "MachineBasicBlock", "", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "bool", "IsUnsigned", "=", "I", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "G_AMDGPU_M...
GCC	v850	CPP	next_suggestion	MPU	6,686	[ "}" ]	[ "static", "bool", "v850_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "...
GCC	i386	CPP	program_repair	CPU	6,687	[ "<FIXS>", "ix86_expand_store_builtin", "(", "icode", ",", "arglist", ")", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "return", "target", ";", "}", "static", "rtx", "<BUGS>", "ix86_expand_store_builtin", "(", "icode", ",", "arglist", ",", "shuffle", ")", "<BUGE>", "enum", "insn_code", "icode", ";", "tree", "arglist", ";", "<BUGS>", "int", "shuffle", ";", "<BUGE>", "{", "rtx...
GCC	sh	CPP	stmt_completion	CPU	6,688	[ ",", "<NUM_LIT>", ")", ";" ]	[ "static", "rtx", "sh_struct_value_rtx", "(", "tree", "fndecl", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_HITACHI", "\|\|", "sh_attr_renesas_p", "(", "fndecl", ")", ")", "return", "NULL_RTX", ";", "return", "gen_rtx_REG", "(", "Pmode"...
GCC	rs6000	CPP	next_suggestion	CPU	6,689	[ "}" ]	[ "if", "(", "error_p", "&&", "!", "not", "_", "valid_p", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "rs6000_opt_vars", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "r", ",", "rs6000_opt_vars", "[", "i", "...
LLVM	AMDGPU	CPP	next_suggestion	GPU	6,690	[ "}" ]	[ "SUnit", "*", "SuccSU", "=", "SuccEdge", "->", "getSUnit", "(", ")", ";", "if", "(", "SuccEdge", "->", "isWeak", "(", ")", ")", "{", "++", "SuccSU", "->", "WeakPredsLeft", ";", "return", ";", "}", "++", "SuccSU", "->", "NumPredsLeft", ";" ]
GCC	mips	MD	next_suggestion	CPU	6,691	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	6,692	[ "Muls", ".", "push_back", "(", "std", "::", "make_unique", "<", "MulCandidate", ">", "(", "I", ",", "LHS", ",", "RHS", ")", ")", ";" ]	[ "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "SExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", ")", "return", "I", ";", "}", ...
LLVM	TPC	TD	stmt_completion	Virtual ISA	6,693	[ "}", ";" ]	[ "let", "HasImm", "=", "!", "isa", "<", "Operand", ">", "(", "Rsrc2", ")", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";...
GCC	visium	CPP	next_suggestion	Virtual ISA	6,694	[ "output_addr_const", "(", "file", ",", "addr", ")", ";" ]	[ "fprintf", "(", "file", ",", "<STR_LIT>", "(%s)", "<STR_LIT>", ",", "reg_names", "[", "true_regnum", "(", "addr", ")", "]", ")", ";", "break", ";", "case", "PLUS", ":", "{", "rtx", "x", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "y", "="...
LLVM	AVR	CPP	next_suggestion	MPU	6,695	[ "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";" ]	[ "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "EntryMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "EntryMBB", ".", "begin", "(", ...
LLVM	AArch64	TD	stmt_completion	CPU	6,696	[ "}", "=", "signalAllNans", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM...
LLVM	Hexagon	TD	next_suggestion	DSP	6,697	[ "let", "Uses", "=", "[", "P0", "]", ";" ]	[ "def", "J4_cmpgtui_fp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...
GCC	aarch64	CPP	next_suggestion	CPU	6,698	[ "}" ]	[ "auto", "reg_bits", "=", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "reg", ")", ")", ";", "auto", "fpr_bits", "=", "exact_div", "(", "reg_bits", ",", "count", ")", ";", "auto", "flags", "=", "m_pseudo_regs", "[", "regno", "]", ".", "flags", ";", "if", "...
GCC	i386	MD	stmt_completion	CPU	6,699	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]

GCC

avr

CPP

program_repair

MPU

6,600

[ "<FIXS>", "{", "<FIXE>" ]

[ "else", "if", "(", "MEM_P", "(", "x", ")", ")", "{", "rtx", "addr", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "code", "==", "'", "m", "'", ")", "<BUGS>", "{", "<BUGE>", "if", "(", "!", "CONSTANT_P", "(", "addr", ")", ")", ...

LLVM

ARM

CPP

next_suggestion

CPU

6,601

[ "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "expected immediate or register in shift operand", "<STR_LIT>", ")", ";" ]

[ "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "<STR_LIT>", "invalid immediate shift value", "<STR_LIT>", ")", ";", "return", "-", ...

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,602

[ "=", "SubRC", ";" ]

[ "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "const", "TargetRegisterClass", "*", "SubRC", "=", "TRI", ".", "getSubRegisterClass", "(", "RC", ",", "MO", ".", "getSubRe...

LLVM

AMDGPU

CPP

code_generation

GPU

6,603

[ "bool", "AMDGPUCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "B", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "F",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

6,604

[ "}" ]

[ "if", "(", "LB", "&&", "(", "LoopPHI", "!=", "nullptr", ")", ")", "{", "Value", "&", "Initial", "=", "LB", "->", "getInitialIVValue", "(", ")", ";", "Value", "&", "Final", "=", "LB", "->", "getFinalIVValue", "(", ")", ";", "if", "(", "dyn_cast", "<...

LLVM

Hexagon

TD

stmt_completion

DSP

6,605

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...

GCC

ns32k

MD

stmt_completion

MPU

6,606

[ ")", ")" ]

[ "(", "if_then_else", "(", "lt", "(", "cc0", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

GCC

frv

CPP

stmt_completion

VLIW

6,607

[ ")", "{" ]

[ "static", "rtx", "frv_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED" ]

LLVM

X86

TD

next_suggestion

CPU

6,608

[ "}" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

6,609

[ ")", ")", ")", ";" ]

[ "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsUnwindInfo", ")",...

LLVM

R600

CPP

next_suggestion

GPU

6,610

[ "break", ";" ]

[ "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "AMDGPU", ...

GCC

arm

CPP

stmt_completion

CPU

6,611

[ ")", "_", "_", "a", ")", ";" ]

[ "return", "(", "poly16x4_t", ")", "_", "_", "builtin_neon_vld1_dupv4hi", "(", "(", "const", "_", "_", "builtin_neon_hi", "*" ]

GCC

i386

MD

stmt_completion

CPU

6,612

[ ")" ]

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

6,613

[ ";" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "SystemZ Assembly Printer", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,614

[ "=", "<NUM_LIT>", ";" ]

[ "def", "L2_loadrd_io", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s29_3Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_fa3ba...

LLVM

ARM

CPP

stmt_completion

CPU

6,615

[ ";" ]

[ "return", "getRegisterName", "(", "RegNo", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

6,616

[ "}" ]

[ "static", "SDValue", "LowerMSCATTER", "(", "SDValue", "Op", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "<STR_LIT>", "MGATHER/MSCATTER are supported on AVX...

LLVM

ARM

TD

next_suggestion

CPU

6,617

[ "let", "ParserMatchClass", "=", "nImmVMOVI32AsmOperand", ";" ]

[ "def", "nImmVMOVI32AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "nImmVMOVI32", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

6,618

[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "N", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "I", ")", ")", ";" ]

[ "}", "if", "(", "fitsRegClass", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AMDGPU", "::", "SReg_64RegClassID", ")", ")", "{", "return", "N", ";", "}", "ConstantSDNode", "*", "Offset", "=", "cast", "<", "ConstantSDNode", ">", ...

LLVM

X86

TD

program_repair

CPU

6,619

[ "<FIXS>", "def", "BWWriteResGroup181", ":", "SchedWriteRes", "[", "BWPort0", ",", "BWPort23", ",", "BWPort015", ",", "BWFPDivider", "]", ">", "{", "<FIXE>", "<FIXS>", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NU...

[ "def", ":", "InstRW", "[", "BWWriteResGroup180", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", "BWWriteResGroup181", ":", "SchedWriteRes", "[", "BWPort0", ",", "BWPort23", ",", "BWPort015", "]", ">", "{", "<BUGE>"...

LLVM

AArch64

TD

next_suggestion

CPU

6,620

[ "}" ]

[ "def", "h", ":", "BaseSIMDScalarShift", "<", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", ",", "?", "}", ",", "FPR16", ",", "FPR16", ",", "vecshiftL16", ",", "asm", ",", "[", "]", ">", ...

LLVM

Hexagon

TD

stmt_completion

DSP

6,621

[ ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "I...

LLVM

AAP

CPP

stmt_completion

MPU

6,622

[ "{" ]

[ "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i16", ")", ";", "return", "true", ";", "}", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetExternalSymbol", "||", "Addr",...

LLVM

X86

CPP

stmt_completion

CPU

6,623

[ "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "{" ]

[ "MachineBasicBlock", "*", "FallthroughBB", "=", "nullptr", ";", "for", "(", "auto", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB" ]

GCC

mcore

CPP

code_generation

MPU

6,624

[ "int", "mcore_arith_S_operand", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "CONST_OK_FOR_M", "(", "~", "INTVAL", "(", "op", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Predicates", "used", "by", "the", "templates", "." ]

GCC

i386

CPP

stmt_completion

CPU

6,625

[ "_", "_", "M", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_set1_epi32", "(", "_", "_", "mmask16", "_", "_", ...

GCC

rs6000

MD

stmt_completion

CPU

6,626

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

6,627

[ "return", "ResultReg", ";" ]

[ "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "<NUM_LIT>", ")", ";", ...

GCC

cris

MD

next_suggestion

MPU

6,628

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "ior", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>",...

GCC

i386

CPP

stmt_completion

CPU

6,629

[ "V2DImode", ";" ]

[ "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "unsigned", "int", "size", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "int", "pos", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(...

LLVM

SystemZ

TD

next_suggestion

CPU

6,630

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LI...

GCC

i386

MD

program_repair

CPU

6,631

[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "and", "(", "eq_attr", "<STR_LIT>...

LLVM

SystemZ

CPP

stmt_completion

CPU

6,632

[ ">", "CFIIndexes", ";" ]

[ "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "*", "ZII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "S...

LLVM

AArch64

CPP

next_suggestion

CPU

6,633

[ "}" ]

[ "const", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasCalculatedStackSizeSVE", "(", ")", "||", "AFI", "->", "getStackSizeSVE", "(", ")", ")", "return", "true"...

GCC

arm

MD

stmt_completion

CPU

6,634

[ ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

6,635

[ "case", "MachineCombinerPattern", "::", "MULSUBv16i8_OP1", ":" ]

[ "case", "MachineCombinerPattern", "::", "FMLSv1i32_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLSv1i64_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLSv2i32_indexed_OP2", ":", "case", "MachineCombinerPattern", "::", "FMLSv2i64_indexed_OP2", ":"...

LLVM

ARM64

TD

next_suggestion

CPU

6,636

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "...

LLVM

PowerPC

CPP

code_generation

CPU

6,637

[ "TargetLowering", "::", "ConstraintWeight", "PPCTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "*",...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

GCC

aarch64

CPP

program_repair

CPU

6,638

[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "plus_constant", "(", "DImode", ",", "base", ",", "adj_off", ")", ")", ")", ";", "<FIXE>", "<FIXS>", "t1", "=", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ...

[ "}", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "plus_constant", "(", "DImode", ",", "base", ",", "adj_off", ")", ")", ")", ";", "<BUGE>", "<BUGS>", "t1", "=", "gen_rtx_SET", "(", "VOIDmode", ...

GCC

i386

CPP

stmt_completion

CPU

6,639

[ "_", "mmask16", "_", "_", "M", ",", "_", "_", "m128", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_broadcast_f32x4", "(", "_" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,640

[ ":" ]

[ "unsigned", "SignBits", "=", "<NUM_LIT>", "-", "Width", "->", "getZExtValue", "(", ")", "+", "<NUM_LIT>", ";", "if", "(", "!", "isNullConstant", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SignBits", ";", "unsigned", "Op0SignB...

LLVM

Hexagon

TD

next_suggestion

DSP

6,641

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_bitsplit", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_4414d8b1", ",", "TypeALU64", ">", ",", "Enc_be...

GCC

pa

MD

next_suggestion

CPU

6,642

[ "&", "&", "pa_magic_milli", "[", "INTVAL", "(", "op", ")", "]", ")", ")", ")" ]

[ "return", "(", "mode", "=", "=", "SImode", "&", "&", "(", "(", "REG_P", "(", "op", ")", "&", "&", "REGNO", "(", "op", ")", "=", "=", "<NUM_LIT>", ")", "|", "|", "(", "CONST_INT_P", "(", "op", ")", "&", "&", "INTVAL", "(", "op", ")", ">", "<...

GCC

v850

CPP

program_repair

MPU

6,643

[ "<FIXS>", "v850_memory_move_cost", "(", "machine_mode", "mode", ",", "<FIXE>" ]

[ "}", "static", "int", "<BUGS>", "v850_memory_move_cost", "(", "enum", "machine_mode", "mode", ",", "<BUGE>", "reg_class_t", "reg_class", "ATTRIBUTE_UNUSED", ",", "bool", "in", ")", "{" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,644

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]

[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "...

LLVM

ARM

CPP

stmt_completion

CPU

6,645

[ ",", "<NUM_LIT>", ")", ")", ";" ]

[ "return", "StackOffset", "::", "getFixed", "(", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

6,646

[ "if", "(", "DefC", ".", "isBottom", "(", ")", ")", "break", ";" ]

[ "}", "LatticeCell", "DefC", "=", "Cells", ".", "get", "(", "DefR", ".", "Reg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PN", ".", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", ...

GCC

rs6000

CPP

program_repair

CPU

6,647

[ "<FIXS>", "reg_size", "=", "(", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "mode", "!=", "TDmode", "&&", "mode", "!=", "TFmode", ")", "<FIXE>" ]

[ "{", "unsigned", "HOST_WIDE_INT", "reg_size", ";", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "<BUGS>", "reg_size", "=", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "<BUGE>", "?", "UNITS_PER_VSX_WORD", ":", "UNITS_PER_FP_WORD", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

6,648

[ ",", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "i8", ",", "ShAmt0", ")", ")", ";" ]

[ "if", "(", "Y", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", "&&", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "X", "&&", "ISD", "::", "isBuildVectorAllZeros", "(", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(",...

LLVM

X86

CPP

next_suggestion

CPU

6,649

[ "}" ]

[ "int64_t", "RCXShadowSlot", "=", "<NUM_LIT>", ";", "int64_t", "RDXShadowSlot", "=", "<NUM_LIT>", ";", "if", "(", "InProlog", ")", "{", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "const"...

LLVM

AArch64

TD

next_suggestion

CPU

6,650

[ "}" ]

[ "return", "AArch64_AM", ":", ":", "isLogicalImmediate", "(", "Imm", ".", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "]", ",", "logical_imm64_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Logic...

LLVM

AArch64

CPP

code_generation

CPU

6,651

[ "bool", "contains", "(", "MachineInstr", "&", "MI", ")", "{", "return", "Insts", ".", "count", "(", "&", "MI", ")", ">", "<NUM_LIT>", ";", "}" ]

[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]

LLVM

Hexagon

CPP

next_suggestion

DSP

6,652

[ "}" ]

[ "unsigned", "KillFlag", "=", "getKillRegState", "(", "KillSrc", ")", ";", "if", "(", "Hexagon", "::", "IntRegsRegClass", ".", "contains", "(", "SrcReg", ",", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexago...

GCC

arm

MD

stmt_completion

CPU

6,653

[ "(", "VUNSPEC_MRC2", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_int_attr", "mrc", "[", "(", "VUNSPEC_MRC", "<STR_LIT>", ")", "(", "VUNSPEC_MRC2", "<STR_LIT>", ")", "]", ")", "(", "define_int_attr", "MRC", "[", "(", "VUNSPEC_MRC", "<STR_LIT>", ")" ]

GCC

nds32

MD

next_suggestion

CPU

6,654

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

GCC

arm

CPP

stmt_completion

CPU

6,655

[ ",", "_", "_", "index", ")", ";" ]

[ "return", "_", "_", "builtin_neon_vbfdot_lanev8bfv4sf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_", "_", "b" ]

GCC

powerpcspe

CPP

code_generation

CPU

6,656

[ "static", "void", "rs6000_print_isa_options", "(", "FILE", "*", "file", ",", "int", "indent", ",", "const", "char", "*", "string", ",", "HOST_WIDE_INT", "flags", ")", "{", "rs6000_print_options_internal", "(", "file", ",", "indent", ",", "string", ",", "flags"...

[ "Helper", "function", "to", "print", "the", "current", "isa", "options", "on", "a", "line", "." ]

LLVM

CSKY

TD

next_suggestion

CPU

6,657

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rz", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

XCore

CPP

next_suggestion

MPU

6,658

[ "SDValue", "Crc", "(", "Data", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "unsigned", "IntNo", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "Intrinsic", "::", "xcore_crc8", ":", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Data", "=", ...

LLVM

ARM64

TD

stmt_completion

CPU

6,659

[ "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]

LLVM

X86

CPP

next_suggestion

CPU

6,660

[ "}" ]

[ "break", ";", "case", "MVT", "::", "f64", ":", "Opc", "=", "X86", "::", "XAM_Fp64", ";", "break", ";", "case", "MVT", "::", "f80", ":", "Opc", "=", "X86", "::", "XAM_Fp80", ";", "break", ";", "}", "SDValue", "Test", "(", "DAG", ".", "getMachineNode...

GCC

s390

MD

stmt_completion

MPU

6,661

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "icm_lo", "[", "(", "HI", "<STR_LIT>", ")", "(", "QI" ]

LLVM

ARM

CPP

next_suggestion

CPU

6,662

[ "}" ]

[ "MVT", "ElType", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "EVT", "SubVT", "=", "MVT", "::", "v4i32", ";", "SDValue", "SubV...

GCC

arm

MD

stmt_completion

CPU

6,663

[ "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VDQIW", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

6,664

[ "<NUM_LIT>", ">", ";" ]

[ "def", "MemWExtend16Operand", ":", "MemExtendOperand", "<", "<STR_LIT>", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

6,665

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

GCC

i386

MD

stmt_completion

CPU

6,666

[ "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

6,667

[ ",", "false", ")", ";" ]

[ "return", "ParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc" ]

LLVM

SIC

TD

stmt_completion

CPU

6,668

[ "load_a", ",", "GPROut", ">", ";" ]

[ "def", "LDIN", ":", "LoadIndirectTempReg", "<", "<NUM_LIT>", ",", "<STR_LIT>", "," ]

LLVM

XCore

CPP

next_suggestion

MPU

6,669

[ "return", "CodeModel", "::", "Small", ";" ]

[ "if", "(", "CM", ")", "{", "if", "(", "*", "CM", "!=", "CodeModel", "::", "Small", "&&", "*", "CM", "!=", "CodeModel", "::", "Large", ")", "report_fatal_error", "(", "<STR_LIT>", "Target only supports CodeModel Small or Large", "<STR_LIT>", ")", ";", "return",...

LLVM

ARM

CPP

code_generation

CPU

6,670

[ "bool", "ARMCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", ",", "ArrayRef", "<", "ArgInfo", ">", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,671

[ ")", "{" ]

[ "void", "setHasSpilledVGPRs", "(", "bool", "Spill", "=", "true" ]

LLVM

AArch64

TD

stmt_completion

CPU

6,672

[ ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]

[ "def", "ADDddd", ":", "NeonI_Scalar3Same_D_size", "<", "<NUM_LIT>" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

6,673

[ "DIR_E500", ":" ]

[ "return", "<NUM_LIT>", ";", "case", "PPC", "::", "DIR_440", ":", "case", "PPC", "::", "DIR_A2", ":", "case", "PPC", "::" ]

LLVM

X86

CPP

next_suggestion

CPU

6,674

[ "}" ]

[ "static", "void", "translateRegister", "(", "MCInst", "&", "mcInst", ",", "Reg", "reg", ")", "{", "static", "constexpr", "MCPhysReg", "llvmRegnums", "[", "]", "=", "{", "ALL_REGS", "}", ";", "MCPhysReg", "llvmRegnum", "=", "llvmRegnums", "[", "reg", "]", "...

LLVM

ARM

CPP

stmt_completion

CPU

6,675

[ "Val", "=", "Val", ";" ]

[ "ARMOperand", "*", "Op", "=", "new", "ARMOperand", "(", "k_Immediate", ")", ";", "Op", "->", "Imm", "." ]

GCC

i386

CPP

program_repair

CPU

6,676

[ "<FIXS>", "case", "E_V8SFmode", ":", "<FIXE>" ]

[ "}", "return", ";", "<BUGS>", "case", "V8SFmode", ":", "<BUGE>", "mask", "=", "gen_lowpart", "(", "V8SImode", ",", "mask", ")", ";", "if", "(", "one_operand_shuffle", ")", "emit_insn", "(", "gen_avx2_permvarv8sf", "(", "target", ",", "op0", ",", "mask", ")...

GCC

nds32

MD

stmt_completion

CPU

6,677

[ "]", ")" ]

[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

LLVM

FISC

CPP

program_repair

CPU

6,678

[ "<FIXS>", "def", "Bcc", ":", "InstFISC", "(", "outs", ")", ",", "(", "ins", "cc_val", ":", "$", "cc", ",", "bcc_target", ":", "$", "dst", ")", ",", "<STR_LIT>", "b$cc $dst", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<NUM_LIT>", ">", "dst", ";"...

[ "let", "isTerminator", "=", "<NUM_LIT>", ",", "isBranch", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "Bcc", ":", "InstFISC", "(", "outs", ")", ",", "(", "ins", "cc_val", ":", "$", "cc", ",", "b_target", ":", "$", "dst", ")", ",", "<STR_LIT>", "b$c...

LLVM

AArch64

CPP

next_suggestion

CPU

6,679

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "default", ":", "return", "false", ";", "case", "FK_Data_1", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "FK_Data_2", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";",...

GCC

i386

MD

program_repair

CPU

6,680

[ "<FIXS>", "(", "V4SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_mode_attr", "sse4_1_avx2", "[", "(", "V16QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "<BUGS>", "(", "V4SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "<BUGE>", "(...

LLVM

TGSI

CPP

next_suggestion

Virtual ISA

6,681

[ "}" ]

[ "MCTargetStreamer", "*", "createTGSINullTargetStreamer", "(", "MCStreamer", "&", "S", ")", "{", "return", "new", "TGSITargetStreamer", "(", "S", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

6,682

[ "*", "CmpMI", ";" ]

[ "unsigned", "CmpOpcTbl", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", "}", ";", ...

GCC

csky

MD

stmt_completion

CPU

6,683

[ "DImode", ",", "hi", ")" ]

[ "int", "lo", "=", "TARGET_BIG_ENDIAN", "?", "UNITS_PER_WORD", ":", "<NUM_LIT>", "rtx", "l0", "=", "simplify_gen_subreg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "lo", ")", "rtx", "h0", "=", "simplify_gen_subreg", "(", "SImo...

LLVM

ARM

CPP

next_suggestion

CPU

6,684

[ "}" ]

[ "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "LDRcp", ")", ")", ".", "addReg", "(", "DestReg", ","...

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,685

[ ":", "AMDGPU", "::", "V_MAD_I64_I32_e64", ")", ")", ";" ]

[ "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "bool", "IsUnsigned", "=", "I", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "G_AMDGPU_M...

GCC

v850

CPP

next_suggestion

MPU

6,686

[ "}" ]

[ "static", "bool", "v850_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "...

GCC

i386

CPP

program_repair

CPU

6,687

[ "<FIXS>", "ix86_expand_store_builtin", "(", "icode", ",", "arglist", ")", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "return", "target", ";", "}", "static", "rtx", "<BUGS>", "ix86_expand_store_builtin", "(", "icode", ",", "arglist", ",", "shuffle", ")", "<BUGE>", "enum", "insn_code", "icode", ";", "tree", "arglist", ";", "<BUGS>", "int", "shuffle", ";", "<BUGE>", "{", "rtx...

GCC

sh

CPP

stmt_completion

CPU

6,688

[ ",", "<NUM_LIT>", ")", ";" ]

[ "static", "rtx", "sh_struct_value_rtx", "(", "tree", "fndecl", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_HITACHI", "||", "sh_attr_renesas_p", "(", "fndecl", ")", ")", "return", "NULL_RTX", ";", "return", "gen_rtx_REG", "(", "Pmode"...

GCC

rs6000

CPP

next_suggestion

CPU

6,689

[ "}" ]

[ "if", "(", "error_p", "&&", "!", "not", "_", "valid_p", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "rs6000_opt_vars", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "r", ",", "rs6000_opt_vars", "[", "i", "...

LLVM

AMDGPU

CPP

next_suggestion

GPU

6,690

[ "}" ]

[ "SUnit", "*", "SuccSU", "=", "SuccEdge", "->", "getSUnit", "(", ")", ";", "if", "(", "SuccEdge", "->", "isWeak", "(", ")", ")", "{", "++", "SuccSU", "->", "WeakPredsLeft", ";", "return", ";", "}", "++", "SuccSU", "->", "NumPredsLeft", ";" ]

GCC

mips

MD

next_suggestion

CPU

6,691

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

6,692

[ "Muls", ".", "push_back", "(", "std", "::", "make_unique", "<", "MulCandidate", ">", "(", "I", ",", "LHS", ",", "RHS", ")", ")", ";" ]

[ "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "SExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", ")", "return", "I", ";", "}", ...

LLVM

TPC

TD

stmt_completion

Virtual ISA

6,693

[ "}", ";" ]

[ "let", "HasImm", "=", "!", "isa", "<", "Operand", ">", "(", "Rsrc2", ")", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";...

GCC

visium

CPP

next_suggestion

Virtual ISA

6,694

[ "output_addr_const", "(", "file", ",", "addr", ")", ";" ]

[ "fprintf", "(", "file", ",", "<STR_LIT>", "(%s)", "<STR_LIT>", ",", "reg_names", "[", "true_regnum", "(", "addr", ")", "]", ")", ";", "break", ";", "case", "PLUS", ":", "{", "rtx", "x", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "y", "="...

LLVM

AVR

CPP

next_suggestion

MPU

6,695

[ "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";" ]

[ "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "EntryMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "EntryMBB", ".", "begin", "(", ...

LLVM

AArch64

TD

stmt_completion

CPU

6,696

[ "}", "=", "signalAllNans", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM...

LLVM

Hexagon

TD

next_suggestion

DSP

6,697

[ "let", "Uses", "=", "[", "P0", "]", ";" ]

[ "def", "J4_cmpgtui_fp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...

GCC

aarch64

CPP

next_suggestion

CPU

6,698

[ "}" ]

[ "auto", "reg_bits", "=", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "reg", ")", ")", ";", "auto", "fpr_bits", "=", "exact_div", "(", "reg_bits", ",", "count", ")", ";", "auto", "flags", "=", "m_pseudo_regs", "[", "regno", "]", ".", "flags", ";", "if", "...

GCC

i386

MD

stmt_completion

CPU

6,699

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]