docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	PIC16	CPP	program_repair	MPU	7,300	[ "<FIXS>", "false", ",", "CallingConv", "::", "C", ",", "false", ",", "Callee", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "<FIXE>" ]	[ "const", "Type", "*", "RetTy", "=", "RetVT", ".", "getTypeForMVT", "(", ")", ";", "std", "::", "pair", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "RetTy", ",", "isSigned", ",", "!", ...
GCC	rs6000	CPP	program_repair	CPU	7,301	[ "<FIXS>", "altivec_resolve_overloaded_builtin", "(", "loc", ",", "add_sub_builtin", ",", "params", ")", ";", "<FIXE>" ]	[ "add_sub_builtin", "=", "rs6000_builtin_decls_x", "[", "RS6000_OVLD_VEC_SUB", "]", ";", "tree", "call", "<BUGS>", "altivec_resolve_new_overloaded_builtin", "(", "loc", ",", "add_sub_builtin", ",", "params", ")", ";", "<BUGE>", "tree", "const1", "=", "build_int_cstu", ...
LLVM	J2	CPP	next_suggestion	MPU	7,302	[ "addPass", "(", "createJ2ConstantIslandPass", "(", ")", ")", ";" ]	[ "void", "addPreEmitPass", "(", ")", "override", "{", "addPass", "(", "createJ2DelaySlotFillerPass", "(", "getJ2TargetMachine", "(", ")", ")", ")", ";" ]
LLVM	AVR	CPP	next_suggestion	MPU	7,303	[ "}" ]	[ "AVRExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeAVRExpandPseudoPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";" ]
GCC	ia64	MD	next_suggestion	CPU	7,304	[ "(", "match_test", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]	[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	arm	MD	stmt_completion	CPU	7,305	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	aarch64	MD	next_suggestion	CPU	7,306	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM64	CPP	stmt_completion	CPU	7,307	[ ".", "Case", "(", "<STR_LIT>", ".d", "<STR_LIT>", ",", "true", ")", ".", "Default", "(", "false", ")", ";" ]	[ "static", "bool", "isValidVectorKind", "(", "StringRef", "Name", ")", "{", "return", "StringSwitch", "<", "bool", ">", "(", "Name", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ".8b", "<STR_LIT>", ",", "true", ")", ".", "Case", "(", "<ST...
GCC	i386	MD	stmt_completion	CPU	7,308	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	SystemZ	TD	next_suggestion	CPU	7,309	[ "string", "suffix", "=", "suffixin", ";" ]	[ "class", "CondVariant", "<", "bits", "<", "<NUM_LIT>", ">", "ccmaskin", ",", "string", "suffixin", ",", "bit", "alternatein", ",", "string", "asmvariantin", "=", "<STR_LIT>", ">", "{", "bits", "<", "<NUM_LIT>", ">", "ccmask", "=", "ccmaskin", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,310	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM	Hexagon	TD	stmt_completion	DSP	7,311	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM	ARM	TD	stmt_completion	CPU	7,312	[ "Sched", "<", "[", "WriteFPMUL32", ",", "ReadFPMUL", ",", "ReadFPMUL", "]", ">", ";" ]	[ "def", "VNMULH", ":", "AHbI", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "HPR", ":", "$", "Sd", ")", ",", "(", "ins", "HPR", ":", "$", "Sn", ",", "HPR", ":", "$", "Sm", ")", ",", "IIC_fpMUL16", ",", ...
LLVM	X86	CPP	stmt_completion	CPU	7,313	[ ")", ";" ]	[ "Personality", "=", "classifyEHPersonality", "(", "PersonalityFn", ")", ";", "if", "(", "!", "isFuncletEHPersonality", "(", "Personality", ")", ")", "return", "false", ";", "bool", "HasPads", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ...
LLVM	ARM64	CPP	code_generation	CPU	7,314	[ "unsigned", "getCSRFirstUseCost", "(", ")", "const", "{", "return", "<NUM_LIT>", ";", "}" ]	[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	7,315	[ "regtype", ":", "$", "Rt", ",", "GPR64sp", ":", "$", "Rn", ",", "<NUM_LIT>", ")", ">", ";" ]	[ "def", ":", "InstAlias", "<", "asm", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")" ]
LLVM	LoongArch	TD	next_suggestion	CPU	7,316	[ "}" ]	[ "def", "simm21_lsl2", ":", "Operand", "<", "GRLenVT", ">", "{", "let", "ParserMatchClass", "=", "SImmAsmOperand", "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	7,317	[ "MVT", "::", "i32", ",", "LHS", ")", ";" ]	[ "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cmp", ")", "->", "get", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "LHSVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "EVT"...
LLVM	Hexagon	TD	stmt_completion	DSP	7,318	[ "=", "<NUM_LIT>", ";" ]	[ "def", "F2_sfimm_n", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "u10_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9e313203", ",", "TypeALU64", ">", ",", "Enc_6c9440", "{", "let", "Inst", "{", "<NUM_LI...
GCC	sh	MD	stmt_completion	CPU	7,319	[ ")", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "zero_extract", ":", "DI", "(", "mem", ":", "DI", "(", "and", ":", "DI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	7,320	[ "(", "B", ")", ")", "gen_arm_cond_branch", "(", "(", "LABEL", ")", ",", "\\", "gen_rtx_", "#", "#", "COND", "(", "CCmode", ",", "cc_reg", ",", "\\", "const0_rtx", ")", ",", "\\", "cc_reg", ")", "if", "(", "CONST_INT_P", "(", "amount", ")", ")", "{"...	[ "rtx", "in_low", "=", "gen_lowpart", "(", "SImode", ",", "in", ")", ";", "rtx", "out_up", "=", "code", "==", "ASHIFT", "?", "out_low", ":", "out_high", ";", "rtx", "out_down", "=", "code", "==", "ASHIFT", "?", "out_high", ":", "out_low", ";", "rtx", ...
GCC	i386	MD	stmt_completion	CPU	7,321	[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "vec_merge", ":", "VI8_AVX512VL", "(", "unspec", ":", "VI8_AVX512VL", "[", "(", "match_operand", ":", "VI8_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI8_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "matc...
GCC	mips	MD	stmt_completion	CPU	7,322	[ "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	7,323	[ "if", "(", "Cond", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "MIB", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";" ]	[ "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "...
LLVM	X86	CPP	stmt_completion	CPU	7,324	[ "getExpr", "(", ")", ")", ";" ]	[ "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&...
GCC	i386	CPP	stmt_completion	CPU	7,325	[ "(", ")", ",", "_", "_", "M", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_packus_epi16", "(", "_", "_", "mmask16", "_", "_", ...
LLVM	AMDGPU	TD	next_suggestion	GPU	7,326	[ "bits", "<", "<NUM_LIT>", ">", "src1_sel", "=", "src1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "R600_ALU_LDS_Word0", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Word0", ";", "bits", "<", "<NUM_LIT>", ">", "src0", ";", "bits", "<", "<NUM_LIT>", ">", "src0_rel", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">...
GCC	i386	MD	stmt_completion	CPU	7,327	[ "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>" ]
GCC	xtensa	CPP	program_repair	MPU	7,328	[ "<FIXS>", "if", "(", "mode", "==", "DImode", ")", "<FIXE>" ]	[ "case", "UDIV", ":", "case", "UMOD", ":", "{", "<BUGS>", "machine_mode", "xmode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "xmode", "==", "DImode", ")", "<BUGE>", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(...
LLVM	X86	CPP	next_suggestion	CPU	7,329	[ "}" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "MaskVec", ".", "push_back", "(", "i", "==", "Idx", "?", "NumElems", ":", "i", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "V2",...
LLVM	XCore	CPP	stmt_completion	MPU	7,330	[ "MVT", "::", "i32", ",", "Low", ",", "LowShift", ")", ";" ]	[ "}", "int32_t", "HighOffset", "=", "RoundUpToAlignment", "(", "Offset", ",", "<NUM_LIT>", ")", ";", "int32_t", "LowOffset", "=", "HighOffset", "-", "<NUM_LIT>", ";", "SDValue", "LowAddr", ",", "HighAddr", ";", "if", "(", "GlobalAddressSDNode", "*", "GASD", "="...
LLVM	AArch64	CPP	next_suggestion	CPU	7,331	[ "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "ExtVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "InVT", ".", "getSizeInBits", "(", ")", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Cv", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "InV...
LLVM	TPC	CPP	stmt_completion	Virtual ISA	7,332	[ ")", ";" ]	[ "bool", "doFinalization", "(", "Module", "&", "M", ")", "override", "{", "Result", ".", "reset", "(" ]
LLVM	ARM64	CPP	stmt_completion	CPU	7,333	[ "<NUM_LIT>", ";" ]	[ "switch", "(", "Code", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown condition code", "<STR_LIT>", ")", ";", "case", "EQ", ":", "return", "Z", ";", "case", "NE", ":", "return", "<NUM_LIT>", ";", "case", "CS", ":", "return", "C", ...
GCC	i386	MD	program_repair	CPU	7,334	[ "<FIXS>", "(", "V4TI", "<STR_LIT>", ")", "(", "V2TI", "<STR_LIT>", ")", "V1TI", "<FIXE>" ]	[ "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "V8HI", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "V4SI", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "V2DI", "<BUGS>", "(", "V2TI", "<STR_LIT>", ")", ...
LLVM	X86	CPP	stmt_completion	CPU	7,335	[ ")", ".", "isReg", "(", ")", ";" ]	[ "if", "(", "Amount", "==", "SlotSize", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "RegA", ",", "Reg...
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,336	[ "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";" ]	[ "B", ".", "getInt32", "(", "AMDGPU", "::", "Exp", "::", "ET_NULL", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "Undef", ",", "Undef", ",", "Undef", ",", "Undef", ",", "B", ".", "getTrue", "(", ")", ",", "B", ".", "getTrue", "(", ...
LLVM	ARM	CPP	next_suggestion	CPU	7,337	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "DestVT", ",", "ExtLo", ",", "ExtHi", ")", ";" ]	[ "EVT", "DestVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DestVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Custom sext/zext expansion needs >128-bit vector.", "<STR_LIT>", ")", ";", "if", "(", "Src...
LLVM	Patmos	CPP	stmt_completion	VLIW	7,338	[ "(", ")", ";" ]	[ "const", "TargetFrameLowering", "", "getFrameLowering", "(", ")", "const", "override", "{", "return", "(", "const", "TargetFrameLowering", "", ")", "FrameLowering", ".", "get" ]
GCC	sparc	MD	next_suggestion	CPU	7,339	[ "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,340	[ "}" ]	[ "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Not a valid so_imm value!", "<STR_LIT>", ")", ";", "printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "VerboseAsm", ",", "TAI", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	7,341	[ "[", "WriteVLD3", "]", ">", ";" ]	[ "def", "VLD1q64LowTPseudo_UPD", ":", "VLDQQQQWBPseudo", "<", "IIC_VLD1x3", ">", ",", "Sched", "<" ]
LLVM	ARM	TD	stmt_completion	CPU	7,342	[ ";" ]	[ "dag", "PredOp", ";", "string", "PAsm", ";", "string", "Cstr", ";", "bit", "Dual", ";", "bit", "Acc" ]
GCC	i386	CPP	program_repair	CPU	7,343	[ "<FIXS>", "RTL_CONST_CALL_P", "(", "insns", ")", "=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "not", "e", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "const0_rtx", ",", "NULL", ")", ";", "not", "e", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "ix86_tls_get_addr", "(", ")", ",", "not", "e", ")", ";", "<BUGS>", "CONST_OR_PURE_CALL_P", "(", "i...
LLVM	X86	CPP	next_suggestion	CPU	7,344	[ "SDValue", "Src", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "InScl", ".", "getOpcode", "(", ")", "!=", "ExOp", ")", "return", "false", ";", "SDValue", "ExVec", "=", "InScl", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ExIndex", "=", "InScl", ".", "getOperand", "(", "<NUM_LIT>", ")", ";...
LLVM	Hexagon	CPP	stmt_completion	DSP	7,345	[ "insert", "(", "UseI", ")", ";" ]	[ "Late", ".", "insert", "(", "UseI", ")", ";", "}", "return", "true", ";", "}", "if", "(", "UseI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "bool", "AE", "=", "true", ",", "AL", "=", "true", ";", "for", "(",...
LLVM	X86	CPP	next_suggestion	CPU	7,346	[ "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{" ]	[ "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "R", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "R", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "DCI", ".", "isBe...
LLVM	ARM	TD	next_suggestion	CPU	7,347	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "SRSI", "<", "bit", "wb", ",", "string", "asm", ">", ":", "XI", "<", "(", "outs", ")", ",", "(", "ins", "imm0_31", ":", "$", "mode", ")", ",", "AddrModeNone", ",", "<NUM_LIT>", ",", "IndexModeNone", ",", "BrFrm", ",", "NoItinerary", ",", "...
LLVM	Mips	CPP	next_suggestion	CPU	7,348	[ "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "Chain", ",", "VAList", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]	[ "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VAList", ".", "getValueType", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "RoundUpToAlignment", "(", "ArgSizeInBytes", ",", "ArgSlotSizeInBytes", ")"...
GCC	i386	MD	program_repair	CPU	7,349	[ "<FIXS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(",...	[ "(", "const_string", "<STR_LIT>", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "("...
LLVM	Hexagon	TD	next_suggestion	DSP	7,350	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,351	[ "for", "(", "auto", "*", "I", ":", "Dead", ")", "{" ]	[ "static", "void", "Cleanup", "(", "DenseMap", "<", "Instruction", "", ",", "Instruction", "", ">", "&", "NewPredicates", ",", "SetVector", "<", "Instruction", "", ">", "&", "MaybeDead", ",", "Loop", "", "L", ")", "{", "BasicBlock", "*", "Exit", "=", ...
GCC	i386	MD	stmt_completion	CPU	7,352	[ "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "if_then_else", "(", "match_code", "<STR_LIT>", ")", "(", "match_test" ]
GCC	sh	MD	stmt_completion	CPU	7,353	[ ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	7,354	[ "_", "A", ",", "_", "_", "M", ")", ";" ]	[ "_", "_", "builtin_ia32_pmovqb128mem_mask", "(", "(", "unsigned", "short", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v2di", ")", "_" ]
GCC	h8300	CPP	program_repair	MPU	7,355	[ "<FIXS>", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "lhs", ",", "rhs", ")", ";", "<FIXE>", "<FIXS>", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "sp", ",", "gen_rtx_PLUS", "(", "Pmode"...	[ "lhs", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "sp", ",", "(", "j", "+", "<NUM_LIT>", ")", "*", "-", "<NUM_LIT>", ")", ")", ";", "rhs", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "j", ")", ";", "}", ...
LLVM	AArch64	TD	next_suggestion	CPU	7,356	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]	[ "class", "BF16ToSinglePrecision", "<", "string", "asm", ">", ":", "I", "<", "(", "outs", "FPR16", ":", "$", "Rd", ")", ",", "(", "ins", "FPR32", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "bf16...
LLVM	Hexagon	TD	next_suggestion	DSP	7,357	[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}...
LLVM	ARM	CPP	stmt_completion	CPU	7,358	[ ")", ";" ]	[ "bool", "isLegalMaskedScatter", "(", "Type", "*", "Ty", ",", "Align", "Alignment", ")", "{", "return", "isLegalMaskedGather", "(", "Ty", ",", "Alignment" ]
LLVM	VE	TD	stmt_completion	CPU	7,359	[ ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vfmsbs_vvvvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VFMSBSvvvl_v", "v256f64",...
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,360	[ "(", ")", ";" ]	[ "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", "false", ";", "visit", "(", "M", ")", ";", "if", "(", "Printfs", ".", "empty", "(", ")", ")", "return", "false", ";", "TD", "=", "&", "M", ".", "getDataLayo...
LLVM	TPC	TD	next_suggestion	Virtual ISA	7,361	[ "let", "ParserMethod", "=", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	7,362	[ "::", "Naked", ")", ")", "return", "false", ";" ]	[ "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	7,363	[ "if", "(", "Csect", "->", "getMappingClass", "(", ")", "!=", "XCOFF", "::", "XMC_TD", ")", "OutStreamer", "->", "emitLabel", "(", "EmittedInitSym", ")", ";" ]	[ "GVSym", "->", "setStorageClass", "(", "TargetLoweringObjectFileXCOFF", "::", "getStorageClassForGlobal", "(", "GV", ")", ")", ";", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", "&&", "Csect", "->", "getMappingClass", "(", ")", "==", "XCOFF", "::", "XMC_TD...
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,364	[ "unsigned", "Opcode", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "V_MOV_B64_PSEUDO", ":", "AMDGPU", "::", "V_MOV_B32_e32", ";" ]	[ "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "static_cast", "...
GCC	arm	CPP	stmt_completion	CPU	7,365	[ ")", "{" ]	[ "_", "_", "arm_vcmulq_rot270_f32", "(", "float32x4_t", "_", "_", "a", ",", "float32x4_t", "_", "_", "b" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	7,366	[ ".", "getNamedMetadata", "(", "<STR_LIT>", "opencl.enable.FP_CONTRACT", "<STR_LIT>", ")", ")", "{" ]	[ "Register", "FReg", "=", "MAI", "->", "getFuncReg", "(", "&", "F", ")", ";", "assert", "(", "FReg", ".", "isValid", "(", ")", ")", ";", "if", "(", "MDNode", "*", "Node", "=", "F", ".", "getMetadata", "(", "<STR_LIT>", "reqd_work_group_size", "<STR_LIT>...
LLVM	Hexagon	TD	stmt_completion	DSP	7,367	[ ";" ]	[ "def", "L2_loadbsw2_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_de0214"...
LLVM	AArch64	CPP	next_suggestion	CPU	7,368	[ "return", "SDValue", "(", ")", ";" ]	[ "if", "(", "InVT", "==", "MVT", "::", "v2f64", "\|\|", "InVT", "==", "MVT", "::", "v4f32", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Cv", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "InVT", ...
GCC	stormy16	CPP	code_generation	CPU	7,369	[ "static", "bool", "xstormy16_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "...	[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...
LLVM	Hexagon	TD	stmt_completion	DSP	7,370	[ "<NUM_LIT>", ";" ]	[ "class", "T_TFRI_Pred", "<", "bit", "PredNot", ",", "bit", "PredNew", ">", ":", "ALU32_ri", "<", "(", "outs", "IntRegs", ":", "$", "Rd", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu", ",", "s12Ext", ":", "$", "s12", ")", ",", "<STR_LIT>", "#", ...
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,371	[ "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";" ]	[ "static", "ScheduleDAGInstrs", "", "createGCNMaxOccupancyMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "{", "ScheduleDAGMILive", "*", "DAG", "=", "new", "GCNScheduleDAGMILive", "(", "C", ",", "make_unique", "<", "GCNMaxOccupancySchedStrategy", ">", "(",...
LLVM	X86	TD	stmt_completion	CPU	7,372	[ "(", "OpcPrefix", "#", "BQrm", ")", "addr", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2i64", "(", "ExtOp", "(", "v16i8", "(", "vzload_v2i64", "addr", ":", "$", "src", ")", ")", ")", ")", ",", "(", "!", "cast", "<", "I", ">" ]
GCC	i386	MD	next_suggestion	CPU	7,373	[ "(", "match_test", "<STR_LIT>", ")" ]	[ "UNSPEC_FIX_NOTRUNC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else" ]
GCC	arm	MD	next_suggestion	CPU	7,374	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	CellSPU	CPP	program_repair	MPU	7,375	[ "<FIXS>", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "<FIXE>" ]	[ "setOperationAction", "(", "ISD", "::", "STORE", ",", "sctype", ",", "Custom", ")", ";", "}", "<BUGS>", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Legal", ")", ";", "<BUGE>", "setOperationAction", "(", "ISD", "::", ...
LLVM	SystemZ	CPP	next_suggestion	CPU	7,376	[ "}" ]	[ "uint64_t", "StackSize", "=", "MFFrame", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", ")", "return", ";", "StackSize", "+=", "Regs", "->", "getCallFrameSize", "(", ")", ";", "MFFrame", ".", "setStackSize", "(", "StackSize", ...
GCC	i386	MD	program_repair	CPU	7,377	[ "<FIXS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "vec_merge", ":", "VF_128", "(", "match_operator", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LI...
LLVM	ARM	CPP	next_suggestion	CPU	7,378	[ "InsertedReg", ".", "SubReg", "=", "MOInsertedReg", ".", "getSubReg", "(", ")", ";" ]	[ "const", "MachineOperand", "&", "MOInsertedReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MOInsertedReg", ".", "isUndef", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MOIndex", "=", "MI", ".", "getOpe...
LLVM	Patmos	CPP	next_suggestion	VLIW	7,379	[ "}" ]	[ "if", "(", "I", "->", "isDebugValue", "(", ")", "\|\|", "I", "->", "isPseudo", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "break", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", "\|\|",...
LLVM	TPC	TD	next_suggestion	Virtual ISA	7,380	[ "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dst", ";", "let", "SrcA", "=", "src", ";", "let", "S...
LLVM	M68k	CPP	next_suggestion	MPU	7,381	[ "return", "Offset", ";" ]	[ "Offset", "+=", "(", "(", "StackAlignment", "-", "SlotSize", ")", "-", "(", "Offset", "&", "AlignMask", ")", ")", ";", "}", "else", "{", "Offset", "=", "(", "(", "~", "AlignMask", ")", "&", "Offset", ")", "+", "StackAlignment", "+", "(", "StackAlignm...
LLVM	Hexagon	TD	next_suggestion	DSP	7,382	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR...
LLVM	AMDGPU	TD	program_repair	GPU	7,383	[ "<FIXS>", "<FIXE>", "<FIXS>", "let", "InOperandList", "=", "(", "ins", "sgprPs", ".", "BaseClass", ":", "$", "sbase", ",", "SReg_32", ":", "$", "soffset", ",", "CPol", ":", "$", "cpol", ")", ";", "<FIXE>" ]	[ "let", "InOperandList", "=", "(", "ins", "immPs", ".", "BaseClass", ":", "$", "sbase", ",", "smrd_offset_8", ":", "$", "offset", ",", "CPol", ":", "$", "cpol", ")", ";", "}", "<BUGS>", "<BUGE>", "def", "_SGPR_si", ":", "SMRD_Real_si", "op", ",", "sgprP...
GCC	i386	CPP	stmt_completion	CPU	7,384	[ ",", "x", ")", ")", ";" ]	[ "rtx", "dest", ",", "scratch", ",", "op0", ",", "op1", ",", "mask", ",", "nmask", ",", "x", ";", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "scratch", "=", "operands", "[", "<NUM_LIT>", "]", ";", "op0", "=", "operands", "[", "<NUM_LIT>", ...
LLVM	AArch64	CPP	stmt_completion	CPU	7,385	[ ")", "return", "false", ";" ]	[ "MovMI", "=", "MRI", "->", "getUniqueVRegDef", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MovMI", ")", "return", "false", ";", "SubregToRegMI", "=", "nullptr", ";", "if", "(", "MovMI", "->...
LLVM	AArch64	TD	stmt_completion	CPU	7,386	[ "set", "(", "DestTy", "VPRC", ":", "$", "Rd", ")", ",", "(", "DestTy", "(", "IntOp", "(", "SrcTy", "VPRC", ":", "$", "Rn", ")", ",", "(", "i32", "ImmTy", ":", "$", "Imm", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", ";" ]	[ "class", "N2VCvt_Fx", "<", "bit", "q", ",", "bit", "u", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asmop", ",", "string", "T", ",", "RegisterOperand", "VPRC", ",", "ValueType", "DestTy", ",", "ValueType", "SrcTy", ",", "Operand", "ImmT...
LLVM	AArch64	TD	stmt_completion	CPU	7,387	[ "<NUM_LIT>", "}", "=", "Rt", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "...
LLVM	TeeRISC	CPP	stmt_completion	CPU	7,388	[ " + ", "<STR_LIT>", ";" ]	[ "O", "<<", "<STR_LIT>", "(", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ",", "NULL", ")", ";", "O", "<<", "<STR_LIT>" ]
LLVM	XCore	CPP	next_suggestion	MPU	7,389	[ "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";" ]	[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "Should be handled target independently", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "("...
GCC	csky	MD	next_suggestion	CPU	7,390	[ ")" ]	[ "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	7,391	[ "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";" ]	[ "}", "]", ",", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "encodeAdvSIMDModImmType10", "(", "N", "-", ">", "getValueAPF" ]
LLVM	ARM	TD	stmt_completion	CPU	7,392	[ "=", "<STR_LIT>", ";" ]	[ "def", "VecListOneDWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name" ]
LLVM	Lanai	CPP	next_suggestion	CPU	7,393	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...
GCC	mips	MD	next_suggestion	CPU	7,394	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "if_then_else", ":", "SCALARF", "(", "ne", ":", "CCF", "(", "match_operand", ":", "CCF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SCALARF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")",...
LLVM	Hexagon	CPP	stmt_completion	DSP	7,395	[ ",", "Insert", ",", "Extract", ",", "CostKind", ")", ";" ]	[ "InstructionCost", "HexagonTTIImpl", "::", "getScalarizationOverhead", "(", "VectorType", "*", "Ty", ",", "const", "APInt", "&", "DemandedElts", ",", "bool", "Insert", ",", "bool", "Extract", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "return", "B...
LLVM	X86	CPP	next_suggestion	CPU	7,396	[ "SrcSubIdx", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";" ]	[ "case", "X86", "::", "MOVPD2SDrr", ":", "case", "X86", "::", "MMX_MOVQ64rr", ":", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", ...
GCC	rs6000	MD	next_suggestion	CPU	7,397	[ "<STR_LIT>" ]	[ "(", "unspec", ":", "V8HI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	7,398	[ ")", "const", "{" ]	[ "const", "std", "::", "vector", "<", "MVT", ">", "&", "getParams", "(" ]
GCC	i386	CPP	stmt_completion	CPU	7,399	[ ")", "_", "mm256_setzero_si256", "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vcvtph2w256_mask", "(", "_", "_", "A", ",", "(", "_", "_", "v16hi" ]

LLVM

PIC16

CPP

program_repair

MPU

7,300

[ "<FIXS>", "false", ",", "CallingConv", "::", "C", ",", "false", ",", "Callee", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "<FIXE>" ]

[ "const", "Type", "*", "RetTy", "=", "RetVT", ".", "getTypeForMVT", "(", ")", ";", "std", "::", "pair", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "RetTy", ",", "isSigned", ",", "!", ...

GCC

rs6000

CPP

program_repair

CPU

7,301

[ "<FIXS>", "altivec_resolve_overloaded_builtin", "(", "loc", ",", "add_sub_builtin", ",", "params", ")", ";", "<FIXE>" ]

[ "add_sub_builtin", "=", "rs6000_builtin_decls_x", "[", "RS6000_OVLD_VEC_SUB", "]", ";", "tree", "call", "<BUGS>", "altivec_resolve_new_overloaded_builtin", "(", "loc", ",", "add_sub_builtin", ",", "params", ")", ";", "<BUGE>", "tree", "const1", "=", "build_int_cstu", ...

LLVM

J2

CPP

next_suggestion

MPU

7,302

[ "addPass", "(", "createJ2ConstantIslandPass", "(", ")", ")", ";" ]

[ "void", "addPreEmitPass", "(", ")", "override", "{", "addPass", "(", "createJ2DelaySlotFillerPass", "(", "getJ2TargetMachine", "(", ")", ")", ")", ";" ]

LLVM

AVR

CPP

next_suggestion

MPU

7,303

[ "}" ]

[ "AVRExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeAVRExpandPseudoPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";" ]

GCC

ia64

MD

next_suggestion

CPU

7,304

[ "(", "match_test", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]

[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

arm

MD

stmt_completion

CPU

7,305

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

aarch64

MD

next_suggestion

CPU

7,306

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM64

CPP

stmt_completion

CPU

7,307

[ ".", "Case", "(", "<STR_LIT>", ".d", "<STR_LIT>", ",", "true", ")", ".", "Default", "(", "false", ")", ";" ]

[ "static", "bool", "isValidVectorKind", "(", "StringRef", "Name", ")", "{", "return", "StringSwitch", "<", "bool", ">", "(", "Name", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ".8b", "<STR_LIT>", ",", "true", ")", ".", "Case", "(", "<ST...

GCC

i386

MD

stmt_completion

CPU

7,308

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

SystemZ

TD

next_suggestion

CPU

7,309

[ "string", "suffix", "=", "suffixin", ";" ]

[ "class", "CondVariant", "<", "bits", "<", "<NUM_LIT>", ">", "ccmaskin", ",", "string", "suffixin", ",", "bit", "alternatein", ",", "string", "asmvariantin", "=", "<STR_LIT>", ">", "{", "bits", "<", "<NUM_LIT>", ">", "ccmask", "=", "ccmaskin", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,310

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...

LLVM

Hexagon

TD

stmt_completion

DSP

7,311

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...

LLVM

ARM

TD

stmt_completion

CPU

7,312

[ "Sched", "<", "[", "WriteFPMUL32", ",", "ReadFPMUL", ",", "ReadFPMUL", "]", ">", ";" ]

[ "def", "VNMULH", ":", "AHbI", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "HPR", ":", "$", "Sd", ")", ",", "(", "ins", "HPR", ":", "$", "Sn", ",", "HPR", ":", "$", "Sm", ")", ",", "IIC_fpMUL16", ",", ...

LLVM

X86

CPP

stmt_completion

CPU

7,313

[ ")", ";" ]

[ "Personality", "=", "classifyEHPersonality", "(", "PersonalityFn", ")", ";", "if", "(", "!", "isFuncletEHPersonality", "(", "Personality", ")", ")", "return", "false", ";", "bool", "HasPads", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ...

LLVM

ARM64

CPP

code_generation

CPU

7,314

[ "unsigned", "getCSRFirstUseCost", "(", ")", "const", "{", "return", "<NUM_LIT>", ";", "}" ]

[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

7,315

[ "regtype", ":", "$", "Rt", ",", "GPR64sp", ":", "$", "Rn", ",", "<NUM_LIT>", ")", ">", ";" ]

[ "def", ":", "InstAlias", "<", "asm", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")" ]

LLVM

LoongArch

TD

next_suggestion

CPU

7,316

[ "}" ]

[ "def", "simm21_lsl2", ":", "Operand", "<", "GRLenVT", ">", "{", "let", "ParserMatchClass", "=", "SImmAsmOperand", "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

7,317

[ "MVT", "::", "i32", ",", "LHS", ")", ";" ]

[ "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cmp", ")", "->", "get", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "LHSVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "EVT"...

LLVM

Hexagon

TD

stmt_completion

DSP

7,318

[ "=", "<NUM_LIT>", ";" ]

[ "def", "F2_sfimm_n", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "u10_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9e313203", ",", "TypeALU64", ">", ",", "Enc_6c9440", "{", "let", "Inst", "{", "<NUM_LI...

GCC

sh

MD

stmt_completion

CPU

7,319

[ ")", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "zero_extract", ":", "DI", "(", "mem", ":", "DI", "(", "and", ":", "DI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

7,320

[ "(", "B", ")", ")", "gen_arm_cond_branch", "(", "(", "LABEL", ")", ",", "\\", "gen_rtx_", "#", "#", "COND", "(", "CCmode", ",", "cc_reg", ",", "\\", "const0_rtx", ")", ",", "\\", "cc_reg", ")", "if", "(", "CONST_INT_P", "(", "amount", ")", ")", "{"...

[ "rtx", "in_low", "=", "gen_lowpart", "(", "SImode", ",", "in", ")", ";", "rtx", "out_up", "=", "code", "==", "ASHIFT", "?", "out_low", ":", "out_high", ";", "rtx", "out_down", "=", "code", "==", "ASHIFT", "?", "out_high", ":", "out_low", ";", "rtx", ...

GCC

i386

MD

stmt_completion

CPU

7,321

[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "vec_merge", ":", "VI8_AVX512VL", "(", "unspec", ":", "VI8_AVX512VL", "[", "(", "match_operand", ":", "VI8_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI8_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "matc...

GCC

mips

MD

stmt_completion

CPU

7,322

[ "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

7,323

[ "if", "(", "Cond", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "MIB", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";" ]

[ "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "...

LLVM

X86

CPP

stmt_completion

CPU

7,324

[ "getExpr", "(", ")", ")", ";" ]

[ "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&...

GCC

i386

CPP

stmt_completion

CPU

7,325

[ "(", ")", ",", "_", "_", "M", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_packus_epi16", "(", "_", "_", "mmask16", "_", "_", ...

LLVM

AMDGPU

TD

next_suggestion

GPU

7,326

[ "bits", "<", "<NUM_LIT>", ">", "src1_sel", "=", "src1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "R600_ALU_LDS_Word0", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Word0", ";", "bits", "<", "<NUM_LIT>", ">", "src0", ";", "bits", "<", "<NUM_LIT>", ">", "src0_rel", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">...

GCC

i386

MD

stmt_completion

CPU

7,327

[ "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>" ]

GCC

xtensa

CPP

program_repair

MPU

7,328

[ "<FIXS>", "if", "(", "mode", "==", "DImode", ")", "<FIXE>" ]

[ "case", "UDIV", ":", "case", "UMOD", ":", "{", "<BUGS>", "machine_mode", "xmode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "xmode", "==", "DImode", ")", "<BUGE>", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(...

LLVM

X86

CPP

next_suggestion

CPU

7,329

[ "}" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "MaskVec", ".", "push_back", "(", "i", "==", "Idx", "?", "NumElems", ":", "i", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "V2",...

LLVM

XCore

CPP

stmt_completion

MPU

7,330

[ "MVT", "::", "i32", ",", "Low", ",", "LowShift", ")", ";" ]

[ "}", "int32_t", "HighOffset", "=", "RoundUpToAlignment", "(", "Offset", ",", "<NUM_LIT>", ")", ";", "int32_t", "LowOffset", "=", "HighOffset", "-", "<NUM_LIT>", ";", "SDValue", "LowAddr", ",", "HighAddr", ";", "if", "(", "GlobalAddressSDNode", "*", "GASD", "="...

LLVM

AArch64

CPP

next_suggestion

CPU

7,331

[ "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "ExtVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "InVT", ".", "getSizeInBits", "(", ")", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Cv", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "InV...

LLVM

TPC

CPP

stmt_completion

Virtual ISA

7,332

[ ")", ";" ]

[ "bool", "doFinalization", "(", "Module", "&", "M", ")", "override", "{", "Result", ".", "reset", "(" ]

LLVM

ARM64

CPP

stmt_completion

CPU

7,333

[ "<NUM_LIT>", ";" ]

[ "switch", "(", "Code", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown condition code", "<STR_LIT>", ")", ";", "case", "EQ", ":", "return", "Z", ";", "case", "NE", ":", "return", "<NUM_LIT>", ";", "case", "CS", ":", "return", "C", ...

GCC

i386

MD

program_repair

CPU

7,334

[ "<FIXS>", "(", "V4TI", "<STR_LIT>", ")", "(", "V2TI", "<STR_LIT>", ")", "V1TI", "<FIXE>" ]

[ "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "V8HI", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "V4SI", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "V2DI", "<BUGS>", "(", "V2TI", "<STR_LIT>", ")", ...

LLVM

X86

CPP

stmt_completion

CPU

7,335

[ ")", ".", "isReg", "(", ")", ";" ]

[ "if", "(", "Amount", "==", "SlotSize", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "RegA", ",", "Reg...

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,336

[ "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";" ]

[ "B", ".", "getInt32", "(", "AMDGPU", "::", "Exp", "::", "ET_NULL", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "Undef", ",", "Undef", ",", "Undef", ",", "Undef", ",", "B", ".", "getTrue", "(", ")", ",", "B", ".", "getTrue", "(", ...

LLVM

ARM

CPP

next_suggestion

CPU

7,337

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "DestVT", ",", "ExtLo", ",", "ExtHi", ")", ";" ]

[ "EVT", "DestVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DestVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Custom sext/zext expansion needs >128-bit vector.", "<STR_LIT>", ")", ";", "if", "(", "Src...

LLVM

Patmos

CPP

stmt_completion

VLIW

7,338

[ "(", ")", ";" ]

[ "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "(", "const", "TargetFrameLowering", "*", ")", "FrameLowering", ".", "get" ]

GCC

sparc

MD

next_suggestion

CPU

7,339

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,340

[ "}" ]

[ "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Not a valid so_imm value!", "<STR_LIT>", ")", ";", "printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "VerboseAsm", ",", "TAI", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

7,341

[ "[", "WriteVLD3", "]", ">", ";" ]

[ "def", "VLD1q64LowTPseudo_UPD", ":", "VLDQQQQWBPseudo", "<", "IIC_VLD1x3", ">", ",", "Sched", "<" ]

LLVM

ARM

TD

stmt_completion

CPU

7,342

[ ";" ]

[ "dag", "PredOp", ";", "string", "PAsm", ";", "string", "Cstr", ";", "bit", "Dual", ";", "bit", "Acc" ]

GCC

i386

CPP

program_repair

CPU

7,343

[ "<FIXS>", "RTL_CONST_CALL_P", "(", "insns", ")", "=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "not", "e", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "const0_rtx", ",", "NULL", ")", ";", "not", "e", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "ix86_tls_get_addr", "(", ")", ",", "not", "e", ")", ";", "<BUGS>", "CONST_OR_PURE_CALL_P", "(", "i...

LLVM

X86

CPP

next_suggestion

CPU

7,344

[ "SDValue", "Src", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "InScl", ".", "getOpcode", "(", ")", "!=", "ExOp", ")", "return", "false", ";", "SDValue", "ExVec", "=", "InScl", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ExIndex", "=", "InScl", ".", "getOperand", "(", "<NUM_LIT>", ")", ";...

LLVM

Hexagon

CPP

stmt_completion

DSP

7,345

[ "insert", "(", "UseI", ")", ";" ]

[ "Late", ".", "insert", "(", "UseI", ")", ";", "}", "return", "true", ";", "}", "if", "(", "UseI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "bool", "AE", "=", "true", ",", "AL", "=", "true", ";", "for", "(",...

LLVM

X86

CPP

next_suggestion

CPU

7,346

[ "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{" ]

[ "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "R", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "R", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "DCI", ".", "isBe...

LLVM

ARM

TD

next_suggestion

CPU

7,347

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "SRSI", "<", "bit", "wb", ",", "string", "asm", ">", ":", "XI", "<", "(", "outs", ")", ",", "(", "ins", "imm0_31", ":", "$", "mode", ")", ",", "AddrModeNone", ",", "<NUM_LIT>", ",", "IndexModeNone", ",", "BrFrm", ",", "NoItinerary", ",", "...

LLVM

Mips

CPP

next_suggestion

CPU

7,348

[ "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "Chain", ",", "VAList", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VAList", ".", "getValueType", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "RoundUpToAlignment", "(", "ArgSizeInBytes", ",", "ArgSlotSizeInBytes", ")"...

GCC

i386

MD

program_repair

CPU

7,349

[ "<FIXS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(",...

[ "(", "const_string", "<STR_LIT>", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "("...

LLVM

Hexagon

TD

next_suggestion

DSP

7,350

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,351

[ "for", "(", "auto", "*", "I", ":", "Dead", ")", "{" ]

[ "static", "void", "Cleanup", "(", "DenseMap", "<", "Instruction", "*", ",", "Instruction", "*", ">", "&", "NewPredicates", ",", "SetVector", "<", "Instruction", "*", ">", "&", "MaybeDead", ",", "Loop", "*", "L", ")", "{", "BasicBlock", "*", "Exit", "=", ...

GCC

i386

MD

stmt_completion

CPU

7,352

[ "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "if_then_else", "(", "match_code", "<STR_LIT>", ")", "(", "match_test" ]

GCC

sh

MD

stmt_completion

CPU

7,353

[ ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

7,354

[ "_", "A", ",", "_", "_", "M", ")", ";" ]

[ "_", "_", "builtin_ia32_pmovqb128mem_mask", "(", "(", "unsigned", "short", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v2di", ")", "_" ]

GCC

h8300

CPP

program_repair

MPU

7,355

[ "<FIXS>", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "lhs", ",", "rhs", ")", ";", "<FIXE>", "<FIXS>", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "sp", ",", "gen_rtx_PLUS", "(", "Pmode"...

[ "lhs", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "sp", ",", "(", "j", "+", "<NUM_LIT>", ")", "*", "-", "<NUM_LIT>", ")", ")", ";", "rhs", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "j", ")", ";", "}", ...

LLVM

AArch64

TD

next_suggestion

CPU

7,356

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]

[ "class", "BF16ToSinglePrecision", "<", "string", "asm", ">", ":", "I", "<", "(", "outs", "FPR16", ":", "$", "Rd", ")", ",", "(", "ins", "FPR32", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "bf16...

LLVM

Hexagon

TD

next_suggestion

DSP

7,357

[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}...

LLVM

ARM

CPP

stmt_completion

CPU

7,358

[ ")", ";" ]

[ "bool", "isLegalMaskedScatter", "(", "Type", "*", "Ty", ",", "Align", "Alignment", ")", "{", "return", "isLegalMaskedGather", "(", "Ty", ",", "Alignment" ]

LLVM

VE

TD

stmt_completion

CPU

7,359

[ ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vfmsbs_vvvvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VFMSBSvvvl_v", "v256f64",...

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,360

[ "(", ")", ";" ]

[ "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", "false", ";", "visit", "(", "M", ")", ";", "if", "(", "Printfs", ".", "empty", "(", ")", ")", "return", "false", ";", "TD", "=", "&", "M", ".", "getDataLayo...

LLVM

TPC

TD

next_suggestion

Virtual ISA

7,361

[ "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

7,362

[ "::", "Naked", ")", ")", "return", "false", ";" ]

[ "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

7,363

[ "if", "(", "Csect", "->", "getMappingClass", "(", ")", "!=", "XCOFF", "::", "XMC_TD", ")", "OutStreamer", "->", "emitLabel", "(", "EmittedInitSym", ")", ";" ]

[ "GVSym", "->", "setStorageClass", "(", "TargetLoweringObjectFileXCOFF", "::", "getStorageClassForGlobal", "(", "GV", ")", ")", ";", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", "&&", "Csect", "->", "getMappingClass", "(", ")", "==", "XCOFF", "::", "XMC_TD...

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,364

[ "unsigned", "Opcode", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "V_MOV_B64_PSEUDO", ":", "AMDGPU", "::", "V_MOV_B32_e32", ";" ]

[ "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "static_cast", "...

GCC

arm

CPP

stmt_completion

CPU

7,365

[ ")", "{" ]

[ "_", "_", "arm_vcmulq_rot270_f32", "(", "float32x4_t", "_", "_", "a", ",", "float32x4_t", "_", "_", "b" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

7,366

[ ".", "getNamedMetadata", "(", "<STR_LIT>", "opencl.enable.FP_CONTRACT", "<STR_LIT>", ")", ")", "{" ]

[ "Register", "FReg", "=", "MAI", "->", "getFuncReg", "(", "&", "F", ")", ";", "assert", "(", "FReg", ".", "isValid", "(", ")", ")", ";", "if", "(", "MDNode", "*", "Node", "=", "F", ".", "getMetadata", "(", "<STR_LIT>", "reqd_work_group_size", "<STR_LIT>...

LLVM

Hexagon

TD

stmt_completion

DSP

7,367

[ ";" ]

[ "def", "L2_loadbsw2_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_de0214"...

LLVM

AArch64

CPP

next_suggestion

CPU

7,368

[ "return", "SDValue", "(", ")", ";" ]

[ "if", "(", "InVT", "==", "MVT", "::", "v2f64", "||", "InVT", "==", "MVT", "::", "v4f32", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Cv", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "InVT", ...

GCC

stormy16

CPP

code_generation

CPU

7,369

[ "static", "bool", "xstormy16_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "...

[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...

LLVM

Hexagon

TD

stmt_completion

DSP

7,370

[ "<NUM_LIT>", ";" ]

[ "class", "T_TFRI_Pred", "<", "bit", "PredNot", ",", "bit", "PredNew", ">", ":", "ALU32_ri", "<", "(", "outs", "IntRegs", ":", "$", "Rd", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu", ",", "s12Ext", ":", "$", "s12", ")", ",", "<STR_LIT>", "#", ...

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,371

[ "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";" ]

[ "static", "ScheduleDAGInstrs", "*", "createGCNMaxOccupancyMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{", "ScheduleDAGMILive", "*", "DAG", "=", "new", "GCNScheduleDAGMILive", "(", "C", ",", "make_unique", "<", "GCNMaxOccupancySchedStrategy", ">", "(",...

LLVM

X86

TD

stmt_completion

CPU

7,372

[ "(", "OpcPrefix", "#", "BQrm", ")", "addr", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2i64", "(", "ExtOp", "(", "v16i8", "(", "vzload_v2i64", "addr", ":", "$", "src", ")", ")", ")", ")", ",", "(", "!", "cast", "<", "I", ">" ]

GCC

i386

MD

next_suggestion

CPU

7,373

[ "(", "match_test", "<STR_LIT>", ")" ]

[ "UNSPEC_FIX_NOTRUNC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else" ]

GCC

arm

MD

next_suggestion

CPU

7,374

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

CellSPU

CPP

program_repair

MPU

7,375

[ "<FIXS>", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "<FIXE>" ]

[ "setOperationAction", "(", "ISD", "::", "STORE", ",", "sctype", ",", "Custom", ")", ";", "}", "<BUGS>", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Legal", ")", ";", "<BUGE>", "setOperationAction", "(", "ISD", "::", ...

LLVM

SystemZ

CPP

next_suggestion

CPU

7,376

[ "}" ]

[ "uint64_t", "StackSize", "=", "MFFrame", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", ")", "return", ";", "StackSize", "+=", "Regs", "->", "getCallFrameSize", "(", ")", ";", "MFFrame", ".", "setStackSize", "(", "StackSize", ...

GCC

i386

MD

program_repair

CPU

7,377

[ "<FIXS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "vec_merge", ":", "VF_128", "(", "match_operator", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LI...

LLVM

ARM

CPP

next_suggestion

CPU

7,378

[ "InsertedReg", ".", "SubReg", "=", "MOInsertedReg", ".", "getSubReg", "(", ")", ";" ]

[ "const", "MachineOperand", "&", "MOInsertedReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MOInsertedReg", ".", "isUndef", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MOIndex", "=", "MI", ".", "getOpe...

LLVM

Patmos

CPP

next_suggestion

VLIW

7,379

[ "}" ]

[ "if", "(", "I", "->", "isDebugValue", "(", ")", "||", "I", "->", "isPseudo", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "break", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", "||",...

LLVM

TPC

TD

next_suggestion

Virtual ISA

7,380

[ "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dst", ";", "let", "SrcA", "=", "src", ";", "let", "S...

LLVM

M68k

CPP

next_suggestion

MPU

7,381

[ "return", "Offset", ";" ]

[ "Offset", "+=", "(", "(", "StackAlignment", "-", "SlotSize", ")", "-", "(", "Offset", "&", "AlignMask", ")", ")", ";", "}", "else", "{", "Offset", "=", "(", "(", "~", "AlignMask", ")", "&", "Offset", ")", "+", "StackAlignment", "+", "(", "StackAlignm...

LLVM

Hexagon

TD

next_suggestion

DSP

7,382

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR...

LLVM

AMDGPU

TD

program_repair

GPU

7,383

[ "<FIXS>", "<FIXE>", "<FIXS>", "let", "InOperandList", "=", "(", "ins", "sgprPs", ".", "BaseClass", ":", "$", "sbase", ",", "SReg_32", ":", "$", "soffset", ",", "CPol", ":", "$", "cpol", ")", ";", "<FIXE>" ]

[ "let", "InOperandList", "=", "(", "ins", "immPs", ".", "BaseClass", ":", "$", "sbase", ",", "smrd_offset_8", ":", "$", "offset", ",", "CPol", ":", "$", "cpol", ")", ";", "}", "<BUGS>", "<BUGE>", "def", "_SGPR_si", ":", "SMRD_Real_si", "op", ",", "sgprP...

GCC

i386

CPP

stmt_completion

CPU

7,384

[ ",", "x", ")", ")", ";" ]

[ "rtx", "dest", ",", "scratch", ",", "op0", ",", "op1", ",", "mask", ",", "nmask", ",", "x", ";", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "scratch", "=", "operands", "[", "<NUM_LIT>", "]", ";", "op0", "=", "operands", "[", "<NUM_LIT>", ...

LLVM

AArch64

CPP

stmt_completion

CPU

7,385

[ ")", "return", "false", ";" ]

[ "MovMI", "=", "MRI", "->", "getUniqueVRegDef", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MovMI", ")", "return", "false", ";", "SubregToRegMI", "=", "nullptr", ";", "if", "(", "MovMI", "->...

LLVM

AArch64

TD

stmt_completion

CPU

7,386

[ "set", "(", "DestTy", "VPRC", ":", "$", "Rd", ")", ",", "(", "DestTy", "(", "IntOp", "(", "SrcTy", "VPRC", ":", "$", "Rn", ")", ",", "(", "i32", "ImmTy", ":", "$", "Imm", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", ";" ]

[ "class", "N2VCvt_Fx", "<", "bit", "q", ",", "bit", "u", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asmop", ",", "string", "T", ",", "RegisterOperand", "VPRC", ",", "ValueType", "DestTy", ",", "ValueType", "SrcTy", ",", "Operand", "ImmT...

LLVM

AArch64

TD

stmt_completion

CPU

7,387

[ "<NUM_LIT>", "}", "=", "Rt", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "...

LLVM

TeeRISC

CPP

stmt_completion

CPU

7,388

[ " + ", "<STR_LIT>", ";" ]

[ "O", "<<", "<STR_LIT>", "(", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ",", "NULL", ")", ";", "O", "<<", "<STR_LIT>" ]

LLVM

XCore

CPP

next_suggestion

MPU

7,389

[ "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";" ]

[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "Should be handled target independently", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "("...

GCC

csky

MD

next_suggestion

CPU

7,390

[ ")" ]

[ "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

7,391

[ "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";" ]

[ "}", "]", ",", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "encodeAdvSIMDModImmType10", "(", "N", "-", ">", "getValueAPF" ]

LLVM

ARM

TD

stmt_completion

CPU

7,392

[ "=", "<STR_LIT>", ";" ]

[ "def", "VecListOneDWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name" ]

LLVM

Lanai

CPP

next_suggestion

CPU

7,393

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...

GCC

mips

MD

next_suggestion

CPU

7,394

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "if_then_else", ":", "SCALARF", "(", "ne", ":", "CCF", "(", "match_operand", ":", "CCF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SCALARF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")",...

LLVM

Hexagon

CPP

stmt_completion

DSP

7,395

[ ",", "Insert", ",", "Extract", ",", "CostKind", ")", ";" ]

[ "InstructionCost", "HexagonTTIImpl", "::", "getScalarizationOverhead", "(", "VectorType", "*", "Ty", ",", "const", "APInt", "&", "DemandedElts", ",", "bool", "Insert", ",", "bool", "Extract", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "return", "B...

LLVM

X86

CPP

next_suggestion

CPU

7,396

[ "SrcSubIdx", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";" ]

[ "case", "X86", "::", "MOVPD2SDrr", ":", "case", "X86", "::", "MMX_MOVQ64rr", ":", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", ...

GCC

rs6000

MD

next_suggestion

CPU

7,397

[ "<STR_LIT>" ]

[ "(", "unspec", ":", "V8HI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

7,398

[ ")", "const", "{" ]

[ "const", "std", "::", "vector", "<", "MVT", ">", "&", "getParams", "(" ]

GCC

i386

CPP

stmt_completion

CPU

7,399

[ ")", "_", "mm256_setzero_si256", "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vcvtph2w256_mask", "(", "_", "_", "A", ",", "(", "_", "_", "v16hi" ]