Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AArch64
CPP
code_generation
CPU
9,200
[ "bool", "AArch64AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "***** AArch64AdvSIMDScalar *****\\n", "<STR_LIT>", ")", ";", "...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
AArch64
CPP
stmt_completion
CPU
9,201
[ ")", ";" ]
[ "initializeAArch64DeadRegisterDefinitionsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")" ]
LLVM
Mips
TD
next_suggestion
CPU
9,202
[ "bits", "<", "<NUM_LIT>", ">", "Inst", ";" ]
[ "class", "SLTI_FM_MM", "<", "bits", "<", "<NUM_LIT>", ">", "op", ">", ":", "MMArch", "{", "bits", "<", "<NUM_LIT>", ">", "rt", ";", "bits", "<", "<NUM_LIT>", ">", "rs", ";", "bits", "<", "<NUM_LIT>", ">", "imm16", ";" ]
LLVM
LC2200
CPP
code_generation
CPU
9,203
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "LC2200 DAG->DAG Pattern Instruction Selection", "<STR_LIT>", ";", "}" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
GCC
arm
MD
next_suggestion
CPU
9,204
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
rs6000
MD
next_suggestion
CPU
9,205
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "mult", ":", "SI", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(",...
GCC
mips
CPP
code_generation
CPU
9,206
[ "static", "rtx", "mips_unspec_call", "(", "rtx", "reg", ",", "rtx", "symbol", ")", "{", "rtvec", "vec", ";", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "symbol", ",", "gen_rtx_REG", "(", "SImode", ",", "GOT_VERSION_REGNUM", ")", ")", ";"...
[ "Return", "the", "RHS", "of", "a", "load_call", "<", "mode", ">", "insn", "." ]
LLVM
X86
CPP
program_repair
CPU
9,207
[ "<FIXS>", "if", "(", "SVT", "==", "MVT", "::", "f128", "||", "(", "VT", "==", "MVT", "::", "f16", "&&", "SVT", "==", "MVT", "::", "f80", ")", ")", "return", "SDValue", "(", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "VT", "==", "MVT", "::", "f16"...
[ "SDValue", "X86TargetLowering", "::", "LowerFP_ROUND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "Is...
LLVM
AArch64
TD
next_suggestion
CPU
9,208
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_L...
LLVM
Mips
CPP
stmt_completion
CPU
9,209
[ "Symbol", "]", "=", "Signature", ";" ]
[ "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "for", "(", "const", "auto", "&", "I", ":", "MipsFI", "->", "StubsNeeded", ")", "{", "const", "char", "*", "Symbol", "=", "I", ".", "first", ";", "const", "<STR_LIT>", "::", "<STR_LIT>", "*...
GCC
arm
MD
stmt_completion
CPU
9,210
[ "lane", "/", "elts_per_reg" ]
[ "(", "match_operand", ":", "VCVTF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "int", "lane", "=", "NEON_ENDIAN_LANE_N", "(", "<", "VFMLSEL2", ">", "mode", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
9,211
[ "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "i", "]", ";", "MachineOperand", ...
LLVM
X86
CPP
stmt_completion
CPU
9,212
[ "DL", ",", "MCCFIInstruction", "::", "createAdjustCfaOffset", "(", "nullptr", ",", "SlotSize", ")", ")", ";" ]
[ "case", "X86", "::", "AND64mi32", ":", "case", "X86", "::", "OR16mi", ":", "case", "X86", "::", "OR32mi", ":", "case", "X86", "::", "OR64mi32", ":", "case", "X86", "::", "MOV32mi", ":", "case", "X86", "::", "MOV64mi32", ":", "PushOpcode", "=", "Is64Bit...
LLVM
Hexagon
TD
next_suggestion
DSP
9,213
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
GCC
vax
MD
stmt_completion
CPU
9,214
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>" ]
GCC
frv
CPP
program_repair
VLIW
9,215
[ "<FIXS>", "frv_emit_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "<FIXE>" ]
[ "void", "<BUGS>", "frv_emit_move", "(", "enum", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "<BUGE>", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "SYMBOL_REF", ")", "{" ]
LLVM
M680x0
CPP
next_suggestion
MPU
9,216
[ "}" ]
[ "OS", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "report_fatal_error", "(", "<STR_LIT>", "unexpected instruction to relax: ", "<STR_LIT>", "+", "OS", ".", "str", "(", ")", ")", ";", "}", "Res", "=", "Inst", ";", "Res", ".", "setOpcode", "(", "RelaxedOp", ")...
LLVM
ARM
TD
stmt_completion
CPU
9,217
[ "node", ":", "$", "ptr", ")", ",", "[", "{" ]
[ "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hword_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "lo...
GCC
rs6000
CPP
code_generation
CPU
9,218
[ "static", "rtx", "rs6000_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "extra", ";", "if", "(", "!", "reg_offset_addressing_ok_p", "(", "mode", ")", "||", "mode_supports_vs...
[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "This", "is", "used", "from", "only", "one", "place...
LLVM
MSP430
CPP
stmt_completion
MPU
9,219
[ ".", "Reg", ";" ]
[ "if", "(", "MatchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";", "if", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "RegBase", ")", "{", "if", "(", "!",...
GCC
mips
CPP
code_generation
CPU
9,220
[ "static", "void", "mips_expand_vi_loongson_one_pinsrh", "(", "rtx", "target", ",", "rtx", "vals", ",", "unsigned", "one_var", ")", "{", "mips_expand_vi_constant", "(", "V4HImode", ",", "<NUM_LIT>", ",", "target", ",", "vals", ")", ";", "emit_insn", "(", "gen_vec...
[ "A", "subroutine", "of", "mips_expand_vec_init", ",", "expand", "via", "pinsrh", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,221
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
Hexagon
TD
next_suggestion
DSP
9,222
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
LLVM
PowerPC
CPP
program_repair
CPU
9,223
[ "<FIXS>", "(", "MCFixupKind", ")", "PPC", "::", "fixup_ppc_half16", ")", ")", ";", "<FIXE>" ]
[ "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "<BUGS>", "(", "MCFixupKind", ")", "PPC", "::", "fixup_ppc_lo16", ")", ")", ";", "<BUGE>", "return", "<NUM_LIT>", ";", "}" ]
LLVM
MCS51
CPP
stmt_completion
MPU
9,224
[ ")", ";" ]
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
9,225
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
i386
CPP
stmt_completion
CPU
9,226
[ "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_cvtudq2ps256_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "mm256_avx512_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")" ]
GCC
i386
MD
program_repair
CPU
9,227
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>"...
LLVM
Hexagon
CPP
stmt_completion
DSP
9,228
[ ",", "true", ")", ";" ]
[ "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true" ]
LLVM
VE
CPP
stmt_completion
CPU
9,229
[ "Reloc", "::", "Model", ">", "RM", ")", "{" ]
[ "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<" ]
LLVM
X86
CPP
stmt_completion
CPU
9,230
[ "Lo", ")", ";" ]
[ "if", "(", "MaskVT", "==", "MVT", "::", "v64i1", ")", "{", "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", "Expected AVX512BW target!", "<STR_LIT>", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "Lo", "=", "DAG", ".", "getNode", "(...
GCC
i386
MD
stmt_completion
CPU
9,231
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
R600
CPP
code_generation
GPU
9,232
[ "unsigned", "getMachineCSELookAheadLimit", "(", ")", "const", "override", "{", "return", "<NUM_LIT>", ";", "}" ]
[ "Return", "the", "value", "to", "use", "for", "the", "MachineCSE", "'s", "LookAheadLimit", ",", "which", "is", "a", "heuristic", "used", "for", "CSE'ing", "phys", "reg", "defs", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
9,233
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Code", ")", ")", ";" ]
[ "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}" ]
GCC
arm
CPP
stmt_completion
CPU
9,234
[ ")", ";" ]
[ "return", "(", "uint16x8_t", ")", "_", "_", "builtin_neon_vclzv8hi", "(", "(", "int16x8_t", ")", "_", "_", "a" ]
GCC
bfin
CPP
next_suggestion
DSP
9,235
[ "if", "(", "ENABLE_WA_SPECULATIVE_SYNCS", ")", "length", "=", "<NUM_LIT>", ";" ]
[ "else", "if", "(", "ENABLE_WA_SPECULATIVE_LOADS", ")", "length", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "LABEL_P", "(", "insn", ")", ")", "{" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
9,236
[ "if", "(", "Overlap", ".", "any", "(", ")", ")", "return", "true", ";" ]
[ "static", "bool", "instAccessReg", "(", "iterator_range", "<", "MachineInstr", "::", "const_mop_iterator", ">", "&&", "R", ",", "unsigned", "Reg", ",", "unsigned", "SubReg", ",", "const", "SIRegisterInfo", "&", "TRI", ")", "{", "for", "(", "const", "MachineOpe...
GCC
s390
MD
next_suggestion
MPU
9,237
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "ANDOR", ":", "GPR", "(", "not", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>"...
LLVM
X86
CPP
stmt_completion
CPU
9,238
[ "MVT", "::", "v8f32", ",", "Ops", ",", "<NUM_LIT>", ")", ";" ]
[ "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Cst", ",", "Cst", ",", "Cs...
LLVM
Hexagon
TD
next_suggestion
DSP
9,239
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]
LLVM
R600
CPP
next_suggestion
GPU
9,240
[ "default", ":" ]
[ "static", "bool", "canVectorizeInst", "(", "Instruction", "*", "Inst", ")", "{", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "case", "Instruction", "::",...
LLVM
PowerPC
CPP
stmt_completion
CPU
9,241
[ "continue", ";" ]
[ "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "IE", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", "++",...
GCC
sh
CPP
next_suggestion
CPU
9,242
[ "}" ]
[ "unsigned", "long", "long", "res", ";", "_", "_", "asm__", "(", "<STR_LIT>", "mmul.w\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=r", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(...
LLVM
AMDGPU
CPP
stmt_completion
GPU
9,243
[ ")", "{" ]
[ "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
9,244
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
9,245
[ "}" ]
[ "const", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";", "return", "Ty", ".", "getSizeInBits", "(", ")", "<=", "MaxSize", "&&", "EltTy", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", ";" ]
GCC
rs6000
MD
stmt_completion
CPU
9,246
[ ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>" ]
LLVM
AMDGPU
TD
stmt_completion
GPU
9,247
[ ";" ]
[ "def", "GPRIdxMode", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "GPRIdxModeMatchClass" ]
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
9,248
[ "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addDef", "(", "ResVReg", ")", ";" ]
[ "SPIRVType", "*", "SPIRVGlobalRegistry", "::", "getOpTypeOpaque", "(", "const", "StructType", "*", "Ty", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "{", "assert", "(", "Ty", "->", "hasName", "(", ")", ")", ";", "const", "StringRef", "Name", "=", "Ty", ...
LLVM
AArch64
TD
stmt_completion
CPU
9,249
[ ":", "AsmOperandClass", "{" ]
[ "def", "MovWSymbolG1AsmOperand" ]
GCC
powerpcspe
CPP
stmt_completion
CPU
9,250
[ "ev64_s32__", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";" ]
[ "t", "=", "_", "_", "ev_mwhsmi", "(", "a", ",", "b", ")", ";", "return", "_", "_", "ev_mwsmian", "(", "t", ",", "(", "(", "_", "_" ]
LLVM
ARM64
TD
next_suggestion
CPU
9,251
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "o...
LLVM
ARM
CPP
stmt_completion
CPU
9,252
[ "==", "ARM", "::", "fixup_arm_uncondbl", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_condbl", ")", ")", "IsResolved", "=", "false", ";" ]
[ "if", "(", "A", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_thumb_bl", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";", "const", ...
GCC
avr
MD
next_suggestion
MPU
9,253
[ "}" ]
[ "(", "sign_extend", ":", "PSI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "avr_out_sign_extend", "(", "insn", ",", "operands", ",", "NULL", ")" ]
LLVM
Sparc
CPP
stmt_completion
CPU
9,254
[ "::", "Glue", ",", "Result", ",", "RHS", ")", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "LibCall", "=", "is64Bit", "?", "<STR_LIT>", "_Qp_cmp", "<STR_LIT>", ":", "<STR_...
GCC
avr
MD
next_suggestion
MPU
9,255
[ "operands", "[", "<NUM_LIT>", "]", "=", "avr_to_int_mode", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "rotate", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup...
LLVM
AArch64
CPP
stmt_completion
CPU
9,256
[ ")", "{" ]
[ "SDValue", "Value", ",", "Overflow", ";", "std", "::", "tie", "(", "Value", ",", "Overflow", ")", "=", "getAArch64XALUOOp", "(", "OFCC", ",", "LHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "if", "(", "CC", "==", "ISD", "::", "...
GCC
pa
CPP
next_suggestion
CPU
9,257
[ "set_conv_libfunc", "(", "trunc_optab", ",", "SFmode", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfcnvff_quad_to_sgl", "<STR_LIT>", ")", ";" ]
[ "set_optab_libfunc", "(", "sdiv_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfdiv", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smin_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qmin", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smax_optab", ",", "TFm...
GCC
arm
MD
program_repair
CPU
9,258
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr",...
LLVM
Hexagon
TD
next_suggestion
DSP
9,259
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM
AArch64
TD
program_repair
CPU
9,260
[ "<FIXS>", "Sched", "[", "WriteCMP", ",", "ReadCMP", ",", "ReadCMP", "]", ">", ";", "<FIXE>" ]
[ "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "i32", ":", "$", "Rd", ",", "(", "select", "i32", ":", "$", "Rn", ",", "i32", ":", "$", "Rm", ")", ")", "]", ",", "NoItinerary", ">", ",", "<BUGS>", "Sched", "[", "W...
GCC
i386
MD
program_repair
CPU
9,261
[ "<FIXS>", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]
[ "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...
GCC
mips
MD
stmt_completion
CPU
9,262
[ ")" ]
[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Mips
CPP
stmt_completion
CPU
9,263
[ ",", "Mips", "::", "sub_64", ")", ";" ]
[ "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "Mips", "::", "MSA128DRegClass", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SPLATI_D", ")", ",", "Wt", ")", ".", ...
GCC
i960
MD
stmt_completion
CPU
9,264
[ ")", "]" ]
[ "(", "udiv", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
i386
CPP
program_repair
CPU
9,265
[ "<FIXS>", "emit_insn", "(", "gen_extend_insn", "(", "hop1", ",", "op1", ",", "himode", ",", "qimode", ",", "uns_p", ")", ")", ";", "emit_insn", "(", "gen_extend_insn", "(", "hop2", ",", "op2", ",", "himode", ",", "qimode", ",", "uns_p", ")", ")", ";", ...
[ "hop1", "=", "gen_reg_rtx", "(", "himode", ")", ";", "hop2", "=", "gen_reg_rtx", "(", "himode", ")", ";", "hdest", "=", "gen_reg_rtx", "(", "himode", ")", ";", "<BUGS>", "emit_insn", "(", "gen_extend", "(", "hop1", ",", "op1", ")", ")", ";", "emit_insn...
LLVM
X86
TD
stmt_completion
CPU
9,266
[ ",", "<STR_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "VCVTSS2SI64rm_Int", "GR64", ":", "$", "dst", ",", "ssmem", ":", "$", "src", ")", ",", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
9,267
[ "int", "ScavengeFI", "=", "MFI", "->", "CreateSpillStackObject", "(", "AMDGPU", "::", "SGPR_32RegClass", ".", "getSize", "(", ")", ",", "AMDGPU", "::", "SGPR_32RegClass", ".", "getAlignment", "(", ")", ")", ";" ]
[ "assert", "(", "(", "RS", "||", "!", "MayNeedScavengingEmergencySlot", ")", "&&", "<STR_LIT>", "RegScavenger required if spilling", "<STR_LIT>", ")", ";", "if", "(", "MayNeedScavengingEmergencySlot", ")", "{" ]
GCC
sparc
MD
next_suggestion
CPU
9,268
[ "DONE" ]
[ "<STR_LIT>", "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "{", "emit_move_insn_1", "(", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "const0_rtx", ")", "emit_move_insn_1", "(", "ad...
LLVM
X86
CPP
stmt_completion
CPU
9,269
[ "(", "Reg", ")", ";" ]
[ "return", "X86", "::", "GR8_ABCD_HRegClass", ".", "contains" ]
GCC
s390
CPP
code_generation
MPU
9,270
[ "static", "void", "s390_init_frame_layout", "(", "void", ")", "{", "HOST_WIDE_INT", "frame_size", ";", "int", "base_used", ";", "if", "(", "reload_completed", ")", "return", ";", "do", "{", "frame_size", "=", "cfun_frame_layout", ".", "frame_size", ";", "base_us...
[ "Generate", "frame", "layout", ".", "Fills", "in", "register", "and", "frame", "data", "for", "the", "current", "function", "in", "cfun-", ">", "machine", ".", "This", "routine", "can", "be", "called", "multiple", "times", ";", "it", "will", "re-do", "the"...
GCC
rs6000
CPP
next_suggestion
CPU
9,271
[ "return", "insn", ";" ]
[ "if", "(", "CALL_P", "(", "insn", ")", "||", "JUMP_P", "(", "insn", ")", "||", "JUMP_TABLE_DATA_P", "(", "insn", ")", "||", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE...
LLVM
AMDGPU
CPP
stmt_completion
GPU
9,272
[ ";" ]
[ "MinInd", "=", "I", "!=", "<NUM_LIT>", "?", "std", "::", "min", "(", "MinInd", ",", "LI", "->", "beginIndex", "(", ")", ")", ":", "LI", "->", "beginIndex", "(", ")", ";", "MaxInd", "=", "I", "!=", "<NUM_LIT>", "?", "std", "::", "max", "(", "MaxIn...
GCC
gcn
MD
next_suggestion
GPU
9,273
[ "<STR_LIT>" ]
[ "(", "clobber", "(", "reg", ":", "DI", "LR_REGNUM", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", ")", ")", "]", ")", "]" ]
GCC
rs6000
CPP
stmt_completion
CPU
9,274
[ "v16qi", ")", "_", "_", "A", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "vec_abs", "(", "(", "_", "_" ]
LLVM
ARM
TD
stmt_completion
CPU
9,275
[ "bit_12", ">", ";" ]
[ "def", "<STR_LIT>", ":", "MVE_VMAXMINNMA", "<", "iname", ",", "VTI", ".", "Suffix", ",", "VTI", ".", "Size", "{", "<NUM_LIT>", "}", "," ]
LLVM
AArch64
CPP
stmt_completion
CPU
9,276
[ "->", "print", "(", "dbgs", "(", ")", ")", ")", ";" ]
[ "if", "(", "IsUnscaled", ")", "OffsetImm", "/", "=", "OffsetStride", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "InsertionPoint", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", ...
LLVM
XCore
CPP
next_suggestion
MPU
9,277
[ "}" ]
[ "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "...
LLVM
AArch64
TD
next_suggestion
CPU
9,278
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...
LLVM
TriCore
CPP
next_suggestion
MPU
9,279
[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "VT", ",", "TargetAddr", ")", ";" ]
[ "SDValue", "TriCoreTargetLowering", "::", "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "GlobalAddressSDNode", "*", "GlobalAddr", "=", "cast", "<", ...
LLVM
AArch64
TD
stmt_completion
CPU
9,280
[ "<NUM_LIT>", ";" ]
[ "class", "BaseSingleOperandFPData", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "regtype", ",", "ValueType", "vt", ",", "string", "asm", ",", "SDPatternOperator", "node", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", "...
GCC
aarch64
CPP
code_generation
CPU
9,281
[ "static", "void", "aarch64_restore_callee_saves", "(", "machine_mode", "mode", ",", "poly_int64", "start_offset", ",", "unsigned", "start", ",", "unsigned", "limit", ",", "bool", "skip_wb", ",", "rtx", "*", "cfi_ops", ")", "{", "rtx", "base_rtx", "=", "stack_poi...
[ "Emit", "code", "to", "restore", "the", "callee", "registers", "of", "mode", "MODE", "from", "register", "number", "START", "up", "to", "and", "including", "LIMIT", ".", "Restore", "from", "the", "stack", "offset", "START_OFFSET", ",", "skipping", "any", "wr...
GCC
aarch64
CPP
stmt_completion
CPU
9,282
[ ",", "x", ")", ";" ]
[ "create_address_operand", "(", "&", "m_ops", ".", "last", "(", ")" ]
LLVM
Blackfin
TD
stmt_completion
DSP
9,283
[ ")", ";" ]
[ "int64_t", "value", "=", "N", "-", ">", "getSExtValue", "(", ")", ";", "return", "value", "%", "<NUM_LIT>", "=", "=", "<NUM_LIT>", "&", "&", "isInt", "<", "<NUM_LIT>", ">", "(", "value", ")", ";", "}", "]", ">", ";", "def", "uimm5mask", ":", "Opera...
LLVM
Hexagon
TD
next_suggestion
DSP
9,284
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pu", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "...
LLVM
SystemZ
TD
next_suggestion
CPU
9,285
[ "}" ]
[ "class", "StoreSIL", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "ImmOpWithPattern", "imm", ">", ":", "InstSIL", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "mviaddr12pair", ...
GCC
nios2
CPP
next_suggestion
MPU
9,286
[ "nios2_custom_check_insns", "(", ")", ";" ]
[ "}", "if", "(", "nios2_r0rel_sec", ")", "{", "if", "(", "regcomp", "(", "&", "nios2_r0rel_sec_regex", ",", "nios2_r0rel_sec", ",", "REG_EXTENDED", "|", "REG_NOSUB", ")", ")", "error", "(", "<STR_LIT>", "%<-mr0rel-sec=%> argument is not a valid regular expression", "<S...
LLVM
Hexagon
TD
next_suggestion
DSP
9,287
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";"...
LLVM
Hexagon
TD
next_suggestion
DSP
9,288
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
SystemZ
TD
stmt_completion
CPU
9,289
[ "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4...
LLVM
AMDGPU
CPP
next_suggestion
GPU
9,290
[ "}" ]
[ "unsigned", "GCNTTIImpl", "::", "getMinVectorRegisterBitWidth", "(", ")", "const", "{", "return", "<NUM_LIT>", ";" ]
GCC
powerpcspe
MD
next_suggestion
CPU
9,291
[ "}", ")" ]
[ "{", "emit_insn", "(", "gen_altivec_mulv4sf3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "DONE", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,292
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC...
GCC
spu
MD
next_suggestion
MPU
9,293
[ "}", ")" ]
[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "if", "(", "spu_split_store", "(", "operands", ")", ")", "DONE" ]
LLVM
Mips
TD
stmt_completion
CPU
9,294
[ ">", ";" ]
[ "class", "BSETI_B_ENC", ":", "MSA_BIT_B_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
Sparc
CPP
next_suggestion
CPU
9,295
[ "mainMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";" ]
[ "unsigned", "BufReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "FP", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "...
LLVM
Blackfin
CPP
next_suggestion
DSP
9,296
[ "return", "true", ";" ]
[ "if", "(", "(", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ...
GCC
loongarch
MD
next_suggestion
CPU
9,297
[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "generator", ".", "fn_7", "=", "gen_atomic_cas_value_or_7_si", "loongarch_expand_atomic_qihi", "(", "generator", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
GCC
rs6000
MD
next_suggestion
CPU
9,298
[ "}" ]
[ "(", "ashift", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "<", "MODE", ">", "mode...
LLVM
Hexagon
CPP
next_suggestion
DSP
9,299
[ "if", "(", "!", "V", ".", "is", "(", "<NUM_LIT>", ")", "&&", "!", "V", ".", "is", "(", "<NUM_LIT>", ")", ")", "return", "false", ";" ]
[ "if", "(", "!", "BTP", "->", "has", "(", "Reg", ")", ")", "return", "false", ";", "const", "BitTracker", "::", "RegisterCell", "&", "RC", "=", "BTP", "->", "lookup", "(", "Reg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "w", "...