docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	HSAIL	CPP	stmt_completion	Virtual ISA	9,300	[ "<STR_LIT>", ";" ]	[ "case", "BRIG_CHANNEL_TYPE_SNORM_INT16", ":", "O", "<<", "<STR_LIT>", "snorm_int16", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT8", ":", "O", "<<", "<STR_LIT>", "unorm_int8", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT16...
LLVM	PowerPC	CPP	next_suggestion	CPU	9,301	[ "if", "(", "CalleeCC", "==", "CallingConv", "::", "Fast", "&&", "TailCallOpt", ")", "return", "true", ";" ]	[ "auto", "&", "Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "if", "(", "!", "areCallingConvEligibleForTCO_64SVR4", "(", "Caller", ".", "getCallingConv", "(", ")", ",", "CalleeCC", ")", ")", "return", "false", ...
GCC	aarch64	MD	program_repair	CPU	9,302	[ "<FIXS>", "(", "define_mode_attr", "Vendreg", "[", "(", "OI", "<STR_LIT>", ")", "(", "CI", "<STR_LIT>", ")", "(", "XI", "<STR_LIT>", ")", "(", "V2x8QI", "<STR_LIT>", ")", "(", "V2x16QI", "<STR_LIT>", ")", "(", "V2x4HI", "<STR_LIT>", ")", "(", "V2x8HI", "...	[ "(", "define_mode_attr", "vwx", "[", "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_...
LLVM	PowerPC	CPP	stmt_completion	CPU	9,303	[ "getOpcode", "(", ")", "==", "ISD", "::", "TargetExternalSymbol", "\|\|", "Callee", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalAddress", "\|\|", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", "Expecting an global ad...	[ "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ...
GCC	m68k	MD	next_suggestion	MPU	9,304	[ "<STR_LIT>", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	CPP	next_suggestion	CPU	9,305	[ "gcc_assert", "(", "JUMP_P", "(", "insn", ")", ")", ";" ]	[ "static", "void", "predict_jump", "(", "int", "prob", ")", "{", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";" ]
LLVM	Mips	TD	program_repair	CPU	9,306	[ "<FIXS>", "if", "(", "!", "Pic", "\|", "\|", "!", "(", "getABI", "(", ")", ".", "IsN32", "(", ")", "\|", "\|", "getABI", "(", ")", ".", "IsN64", "(", ")", ")", ")", "<FIXE>" ]	[ "const", "MCSymbol", "&", "Sym", ",", "bool", "IsReg", ")", "{", "<BUGS>", "if", "(", "!", "Pic", "\|", "\|", "!", "(", "isN32", "(", ")", "\|", "\|", "isN64", "(", ")", ")", ")", "<BUGE>", "return", ";", "MCAssembler", "&", "MCA", "=", "getStreamer"...
LLVM	PowerPC	CPP	program_repair	CPU	9,307	[ "<FIXS>", "<FIXE>", "<FIXS>", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "PPC32", "::", "LI", ",", "<NUM_LIT>", ",", "TrueValue", ")", ".", ...	[ "MachineBasicBlock", "*", "copy0MBB", "=", "new", "MachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "getBasicBlockList", "(", ")", ".", "insert", "(", "It", ",", "copy0MBB", ")", ";", "BuildMI", "(", "BB", ",", "PPC32", "::", "B", ",", "<NUM_LIT>...
GCC	i386	CPP	stmt_completion	CPU	9,308	[ "B", ",", "_", "_", "m128d", "_", "_", "C", ",", "const", "int", "_", "_", "imm", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_roundscale_sd", "(", "_", "_", "mmask8", "_", "_", ...
LLVM	X86	CPP	stmt_completion	CPU	9,309	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v1i64", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "if", "(", "OpVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "EVT", "VT128", "=", "EVT", "::", "getVectorVT", "(", "*", "Context", ",", "OpVT", ".", "getVectorElementType", "(", ")", ",", "OpVT", ".", "getVectorNumElements", "(", ")", ...
GCC	arm	CPP	stmt_completion	CPU	9,310	[ "_", "b", ")", "{" ]	[ "vraddhn_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_" ]
LLVM	AAP	CPP	code_generation	MPU	9,311	[ "const", "char", "*", "AAPTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>",...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,312	[ "let", "Constraints", "=", "cstr", ";" ]	[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isPTestLike", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isWhile", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FalseLanes", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_...
LLVM	VE	CPP	stmt_completion	CPU	9,313	[ "(", ")", ";" ]	[ "if", "(", "auto", "", "StoreN", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue", "(", ")", ";", "if", "(", "auto", "", "StoreN", "=", "dyn_cast", "<", "MaskedStoreSDNode...
LLVM	ARM	CPP	next_suggestion	CPU	9,314	[ "else", "llvm_unreachable", "(", "<STR_LIT>", "RegVT not supported by FORMAL_ARGUMENTS Lowering", "<STR_LIT>", ")", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "("...
LLVM	ARM	CPP	next_suggestion	CPU	9,315	[ "llvm_unreachable", "(", "<STR_LIT>", "Switch should handle all register classes", "<STR_LIT>", ")", ";" ]	[ "case", "tGPR_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "ARM", "::", "GPRRegBankID", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported register kind", "<STR_LIT>", ")", ";", "}" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,316	[ "}" ]	[ "OccupiedSlotsMask", "=", "<NUM_LIT>", ";", "InstructionsGroupCandidate", ".", "clear", "(", ")", ";", "LoadAlu", "(", ")", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	9,317	[ ")", ",", "(", "VEXTUHLX", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "S", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i64", "(", "anyext", "(", "i32", "(", "vector_extract", "v8i16", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,318	[ "=", "signalAllNans", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...
LLVM	Hexagon	TD	next_suggestion	DSP	9,319	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",",...
LLVM	R600	CPP	next_suggestion	GPU	9,320	[ "DEBUG", "(", "if", "(", "SU", ")", "{" ]	[ "IsTopNode", "=", "false", ";", "bool", "AllowSwitchToAlu", "=", "(", "CurEmitted", ">=", "InstKindLimit", "[", "CurInstKind", "]", ")", "\|\|", "(", "Available", "[", "CurInstKind", "]", ".", "empty", "(", ")", ")", ";", "bool", "AllowSwitchFromAlu", "=", "...
GCC	rs6000	CPP	program_repair	CPU	9,321	[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ")", ")", ")", ";", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "<FIXE>" ]	[ "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "logical_operand", "(", "op2", ",", "mode", ")", ")", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ...
LLVM	X86	CPP	next_suggestion	CPU	9,322	[ "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";" ]	[ "SDLoc", "dl", "(", "InputVector", ")", ";", "bool", "IsPextr", "=", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ";", "unsigned", "NumSrcElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumEltBits",...
GCC	i386	MD	program_repair	CPU	9,323	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_...
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,324	[ ".", "none", "(", ")", ")", "{" ]	[ "if", "(", "Op", "->", "getSubReg", "(", ")", "!=", "<NUM_LIT>", "\|\|", "!", "isTriviallyReMaterializable", "(", "", "Def", ")", ")", "continue", ";", "MachineInstr", "", "UseI", "=", "&", "*", "DAG", ".", "MRI", ".", "use_instr_nodbg_begin", "(", "Reg"...
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,325	[ "}" ]	[ "LRegion", "->", "setRegionMRT", "(", "Region", ")", ";", "Region", "->", "setLinearizedRegion", "(", "LRegion", ")", ";", "LRegion", "->", "setParent", "(", "Region", "->", "getParent", "(", ")", "?", "Region", "->", "getParent", "(", ")", "->", "getLinea...
LLVM	X86	TD	stmt_completion	CPU	9,326	[ "(", "VROUNDPSm", "addr", ":", "$", "src", ",", "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4f32", "(", "frint", "(", "loadv4f32", "addr", ":", "$", "src", ")", ")", ")", "," ]
GCC	mn10300	MD	next_suggestion	MPU	9,327	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "SF", "(", "match_operand", ":", "SF", "<N...
LLVM	AArch64	TD	stmt_completion	CPU	9,328	[ "=", "<NUM_LIT>", ";" ]	[ "let", "isAuthenticated", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "M",...
GCC	loongarch	MD	next_suggestion	CPU	9,329	[ "<STR_LIT>" ]	[ "(", "addmul", ":", "V2DI", "(", "zero_extend", ":", "V2DI", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>...
LLVM	XNCM	CPP	next_suggestion	CPU	9,330	[ "}" ]	[ "void", "setRAIndex", "(", "int", "Index", ")", "{", "ReturnAddrIndex", "=", "Index", ";" ]
GCC	avr	MD	next_suggestion	MPU	9,331	[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extract", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>"...
LLVM	ARM	CPP	code_generation	CPU	9,332	[ "bool", "MVEVPTOptimisations", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "ARMSubtarget", "&", "STI", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "if...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	ARM64	TD	stmt_completion	CPU	9,333	[ ";" ]	[ "let", "Name", "=", "<STR_LIT>" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	9,334	[ "break", ";" ]	[ "case", "Hexagon", "::", "J2_jumpr", ":", "case", "Hexagon", "::", "JMPret", ":", "DstReg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Hexagon", "::", "R31", "==", "DstReg", ")", "{", "return", "<S...
LLVM	AVR	CPP	program_repair	MPU	9,335	[ "<FIXS>", "Ctx", ".", "reportError", "(", "MI", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected either Y or Z register", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "<FIXE>" ]	[ "switch", "(", "RegOp", ".", "getReg", "(", ")", ")", "{", "default", ":", "<BUGS>", "llvm_unreachable", "(", "<STR_LIT>", "Expected either Y or Z register", "<STR_LIT>", ")", ";", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "RegBit", "=", "<NUM_LIT>"...
LLVM	AArch64	TD	stmt_completion	CPU	9,336	[ ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Val", "=", "AArch64_AM", ":", ":", "decodeLogicalImmediate", "(", "MCOp" ]
LLVM	X86	CPP	next_suggestion	CPU	9,337	[ "addPass", "(", "createX86PadShortFunctions", "(", ")", ")", ";" ]	[ "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "new", "X86ExecutionDepsFix", "(", ")", ")", ";", "if", "(", "UseVZeroUpper", ")", "addPass", "(", ...
GCC	mips	MD	program_repair	CPU	9,338	[ "<FIXS>", "#", "ifndef", "NO_MD_PROTOTYPESrtx", "(", "", "genfn", ")", "PROTO", "(", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ")", "#", "elsertx", "(", "", "genfn", ")", "(", ")", "#", "endifgenfn", "=", "gen...	[ "{", "rtx", "dummy", "=", "gen_rtx", "(", "SIGN_EXTEND", ",", "DImode", ",", "const0_rtx", ")", "rtx", "dummy2", "=", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "const0_rtx", ",", "const0_rtx", ")", "<BUGS>", "rtx", "(", "*", "genfn", ")", "(", ")", "=", ...
GCC	arm	MD	program_repair	CPU	9,339	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", ...
GCC	aarch64	MD	stmt_completion	CPU	9,340	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "vec_select", ":", "<", "VHALF", ">", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "vec_duplicate", ":", "<", "VWIDE", ">...
LLVM	Hexagon	TD	next_suggestion	DSP	9,341	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,342	[ "MachineInstr", "&", "MI", ")", "{" ]	[ "static", "bool", "isSMEMClauseInst", "(", "const" ]
GCC	avr	MD	next_suggestion	MPU	9,343	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]	[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...
GCC	h8300	CPP	next_suggestion	MPU	9,344	[ "if", "(", "!", "pop_p", ")", "x", "=", "Fpa", "(", "x", ")", ";" ]	[ "if", "(", "!", "return_p", "&&", "nregs", "==", "<NUM_LIT>", ")", "{", "if", "(", "pop_p", ")", "pop", "(", "regno", ")", ";", "else", "push", "(", "regno", ")", ";", "return", ";", "}", "vec", "=", "rtvec_alloc", "(", "(", "return_p", "?", "<NU...
LLVM	Hexagon	TD	next_suggestion	DSP	9,345	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...
GCC	rs6000	CPP	code_generation	CPU	9,346	[ "void", "rs6000_expand_atomic_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "boolval", ",", "retval", ",", "mem", ",", "oldval", ",", "new", "val", ",", "cond", ";", "rtx", "label1", ",", "label2", ",", "x", ",", "mask", ",", "s...	[ "Expand", "an", "atomic", "compare", "and", "swap", "operation", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,347	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_subh_h16_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6...
LLVM	ARM	TD	stmt_completion	CPU	9,348	[ ";" ]	[ "def", "VecListFourQWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,349	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	next_suggestion	CPU	9,350	[ "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", ")" ]	[ "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "(", "compare", ":", "CC", "(", "mem", ":", "BLK", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "mem", ":", "BLK", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")",...
GCC	arm	CPP	stmt_completion	CPU	9,351	[ "b", ",", "_", "_", "index", ")", ";" ]	[ "return", "_", "_", "builtin_neon_vcmlaq_lane180v8hf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_", "_" ]
GCC	powerpcspe	CPP	code_generation	CPU	9,352	[ "bool", "rs6000_special_adjust_field_align_p", "(", "tree", "type", ",", "unsigned", "int", "computed", ")", "{", "if", "(", "TARGET_ALTIVEC", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "if", "(", "computed", "!=", "<NUM_LIT>", ")", ...	[ "Previous", "GCC", "releases", "forced", "all", "vector", "types", "to", "have", "16-byte", "alignment", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,353	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "i...
GCC	alpha	MD	stmt_completion	MPU	9,354	[ "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "emit_insn", "(", "gen_mskxl", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mask", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,355	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ...
LLVM	AArch64	TD	stmt_completion	CPU	9,356	[ "=", "<NUM_LIT>", ";" ]	[ "def", "Srr", ":", "BaseFPCondComparison", "<", "signalAllNans", ",", "FPR32", ",", "mnemonic", ",", "[", "(", "set", "NZCV", ",", "(", "OpNode", "(", "f32", "FPR32", ":", "$", "Rn", ")", ",", "(", "f32", "FPR32", ":", "$", "Rm", ")", ",", "(", "...
LLVM	PowerPC	CPP	next_suggestion	CPU	9,357	[ "uint64_t", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ";" ]	[ "uint64_t", "PPCMCCodeEmitter", "::", "getMemRI34PCRelEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "...
LLVM	Hexagon	TD	stmt_completion	DSP	9,358	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_addh_l16_sat_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc...
LLVM	PowerPC	TD	stmt_completion	CPU	9,359	[ "(", "instrs", "(", "instregex", "<STR_LIT>", ")", ",", "LWAUX", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "P9_LoadAndALUOp_6C", ",", "P9_ALU_2C", ",", "IP_AGEN_1C", ",", "IP_EXEC_1C", ",", "IP_EXEC_1C", ",", "DISP_PAIR_1C", ",", "DISP_PAIR_1C", ",", "DISP_1C", "]", "," ]
LLVM	X86	CPP	code_generation	CPU	9,360	[ "const", "MCFixupKindInfo", "&", "X86AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "<STR_LIT>", "reloc_riprel_4byte", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	9,361	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "ResNode", ",", "Lo", ")", ";" ]	[ "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "GA", "}", ";", "if", "(", "!", "isa", "<", "Function", ">", "(", "GV", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ")",...
GCC	sparc	MD	stmt_completion	CPU	9,362	[ ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", ...
GCC	m32c	MD	next_suggestion	MPU	9,363	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":"...
LLVM	AArch64	TD	next_suggestion	CPU	9,364	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zt", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", ...
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,365	[ "}" ]	[ "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties...
GCC	i386	CPP	code_generation	CPU	9,366	[ "static", "void", "output_pic_addr_const", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PC", ":", "gcc_assert", "(", ...	[ "Print", "an", "integer", "constant", "expression", "in", "assembler", "syntax", ".", "Addition", "and", "subtraction", "are", "the", "only", "arithmetic", "that", "may", "appear", "in", "these", "expressions", ".", "FILE", "is", "the", "stdio", "stream", "to"...
LLVM	X86	TD	stmt_completion	CPU	9,367	[ "[", "SKLPort06", "]", ">", ";" ]	[ "def", ":", "WriteRes", "<", "WriteSETCC", "," ]
LLVM	MOS	TD	next_suggestion	MPU	9,368	[ "}" ]	[ "def", "AbsIdx", ":", "MOSBitwiseBase", "{", "let", "InOperandList", "=", "(", "ins", "Ac", ":", "$", "l", ",", "addr16", ":", "$", "addr", ",", "XY", ":", "$", "idx", ")", ";" ]
GCC	mips	CPP	program_repair	CPU	9,369	[ "<FIXS>", "fprintf", "(", "stderr", ",", "HOST_PTR_PRINTF", ",", "(", "const", "PTR", ")", "type", ")", ";", "<FIXE>" ]	[ "<STR_LIT>", "function_adv({gp reg found = %d, arg # = %2d, words = %2d}, %4s, ", "<STR_LIT>", ",", "cum", "->", "gp_reg_found", ",", "cum", "->", "arg_number", ",", "cum", "->", "arg_words", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "<BUGS>", "fprintf", "(", ...
GCC	nios2	MD	stmt_completion	MPU	9,370	[ "]", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Patmos	CPP	next_suggestion	VLIW	9,371	[ "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]	[ "void", "printMetaData", "(", "MachineInstr", "*", "instr", ",", "raw_ostream", "&", "os", ")", "const", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "instr", "->", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "auto", "&", ...
LLVM	VE	TD	stmt_completion	CPU	9,372	[ ",", "<STR_LIT>", ")", ",", "[", "(", "set", "Tyo", ":", "$", "sx", ",", "(", "OpNode", "Tyi", ":", "$", "sy", ",", "(", "Tyi", "mOp", ":", "$", "sz", ")", ")", ")", "]", ">", ";" ]	[ "def", "rm", ":", "RR", "<", "opc", ",", "(", "outs", "RCo", ":", "$", "sx", ")", ",", "(", "ins", "RCi", ":", "$", "sy", ",", "mOp", ":", "$", "sz", ")", ",", "!", "strconcat", "(", "opcStr" ]
GCC	i386	MD	stmt_completion	CPU	9,373	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "XF", "(", "match_operand", ":", "SWI48x", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_...
LLVM	AArch64	TD	next_suggestion	CPU	9,374	[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_63Operand", ";" ]	[ "def", "timm0_63", ":", "Operand", "<", "i64", ">", ",", "TImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";" ]
GCC	sparc	CPP	stmt_completion	CPU	9,375	[ "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{" ]	[ "static", "tree", "sparc_builtin_decl", "(", "unsigned", "code", "," ]
GCC	nios2	MD	stmt_completion	MPU	9,376	[ "(", ")", ")" ]	[ "{", "if", "(", "nios2_expand_return" ]
GCC	arm	CPP	program_repair	CPU	9,377	[ "<FIXS>", "nelems", "=", "vector_size", "*", "nvectors", "/", "int_size_in_bytes", "(", "elem_type", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "gcc_assert", "(", "reg_size", "%", "vector_size", "==", "<NUM_LIT>", ")", ";", "nvectors", "=", "reg_size", "/", "vector_size", ";", "if", "(", "mem_mode", "==", "reg_mode", ")", "<BUGS>", "nelems", "=", "vector_size", "*", "nvectors", ";", "<BUGE>", "elsen...
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	9,378	[ "I", "<", "E", ";", "++", "I", ")", "{" ]	[ "Changed", "=", "true", ";", "continue", ";", "}", "if", "(", "UseEmpty", "[", "TargetRegisterInfo", "::", "virtReg2Index", "(", "OldReg", ")", "]", ")", "{", "unsigned", "Opc", "=", "getDropOpcode", "(", "RC", ")", ";", "MachineInstr", "*", "Drop", "=",...
LLVM	X86	TD	next_suggestion	CPU	9,379	[ "if", "(", "auto", "*", "Store", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "return", "Store", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";" ]	[ "return", "getI8Imm", "(", "X86", ":", ":", "getExtractVEXTRACT256Immediate", "(", "N", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "INSERT_get_vinsert256_imm", ":", "SDNodeXForm", "<", "insert_subvector", ",", "[", "{", "return"...
LLVM	MCS51	CPP	stmt_completion	MPU	9,380	[ "<STR_LIT>", ")", ";" ]	[ "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "assert", "(", "Size", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Instruction size...
GCC	i386	MD	program_repair	CPU	9,381	[ "<FIXS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr",...	[ "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set", "(", "attr", "<STR_LIT>"...
LLVM	AVR	CPP	program_repair	MPU	9,382	[ "<FIXS>", ".", "addImm", "(", "STI", ".", "getIORegSREG", "(", ")", ")", "<FIXE>" ]	[ "if", "(", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", ...
LLVM	ARM	TD	next_suggestion	CPU	9,383	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opt", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "opt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	9,384	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "CP", ")", ",", "MVT", "::", "i64", ",", "GA", ",", "DAG", ".", "getRegister", "(", "PPC", "::", "X2", ",", "MVT", "::", "i64", ")", ")", ";" ]	[ "const", "Constant", "*", "C", "=", "CP", "->", "getConstVal", "(", ")", ";", "if", "(", "PPCSubTarget", ".", "isSVR4ABI", "(", ")", "&&", "PPCSubTarget", ".", "isPPC64", "(", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetConstantPool", "(...
LLVM	X86	CPP	next_suggestion	CPU	9,385	[ "Load", "=", "DAG", ".", "getMachineNode", "(", "getLoadRegOpcode", "(", "<NUM_LIT>", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ",", "dl", ",", "VT", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";" ]	[ "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "auto", "I", "=", "MemOp2RegOpTable", ".", "find", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "I", "==", "MemOp2RegOpTable", ".", "end", "(",...
LLVM	Cpu0	TD	stmt_completion	CPU	9,386	[ "(", ")", ")", ";", "}", "]", ">", ";" ]	[ "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getImm", "(", "N", ",", "(", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "de...
LLVM	AArch64	TD	stmt_completion	CPU	9,387	[ "(", "asm", ",", "<STR_LIT>", ")", ")", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "="...
LLVM	MSP430	CPP	next_suggestion	MPU	9,388	[ "}" ]	[ "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "CFI_INSTRUCTION", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "Targ...
LLVM	VE	CPP	stmt_completion	CPU	9,389	[ ",", "HiRes", ",", "AVL", ")", ";" ]	[ "SDValue", "LoA", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "A", ",", "PackElem", "::", "Lo", ",", "AVL", ")", ";", "SDValue", "HiA", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "A", ",", "PackElem", "::", ...
LLVM	X86	CPP	next_suggestion	CPU	9,390	[ "}" ]	[ "int", "DataWidth", "=", "isa", "<", "PointerType", ">", "(", "ScalarTy", ")", "?", "DL", ".", "getPointerSizeInBits", "(", ")", ":", "ScalarTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "(", "DataWidth", "==", "<NUM_LIT>", "\|\|", "Data...
LLVM	ARM	TD	program_repair	CPU	9,391	[ "<FIXS>", "string", "opc", ",", "string", "asm", ",", "string", "cstr", ",", "list", "dag", ">", "pattern", ">", ":", "NDataI", "oops", ",", "iops", ",", "itin", ",", "opc", ",", "asm", ",", "cstr", ",", "pattern", ">", "{", "<FIXE>" ]	[ "class", "N2V", "bits", "<NUM_LIT>", ">", "op24_23", ",", "bits", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<NUM_LIT>", ">", "op19_18", ",", "bits", "<NUM_LIT>", ">", "op17_16", ",", "bits", "<NUM_LIT>", ">", "op11_7", ",", "bit", "op6", ",", "bit", "op...
LLVM	Mips	CPP	next_suggestion	CPU	9,392	[ "}" ]	[ "if", "(", "Format", "==", "FP_FORMAT_S", "\|\|", "Format", "==", "FP_FORMAT_W", ")", "return", "getReg", "(", "Mips", "::", "FGR32RegClassID", ",", "IntVal", ")", ";", "if", "(", "Format", "==", "FP_FORMAT_D", ")", "{", "if", "(", "isFP64", "(", ")", ")...
LLVM	X86	CPP	next_suggestion	CPU	9,393	[ "return", "SDValue", "(", ")", ";" ]	[ "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "SimplifyDemandedBits", "(", "N1", ",", "DemandedMask", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"...
GCC	nds32	MD	stmt_completion	CPU	9,394	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit" ]
GCC	mips	MD	next_suggestion	CPU	9,395	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "}", "else", "{", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	program_repair	CPU	9,396	[ "<FIXS>", "assert", "(", "Subtarget", ".", "isSVEorStreamingSVEAvailable", "(", ")", "&&", "<FIXE>" ]	[ "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "<BUGS>", "assert", "(", "Subtarget", ".", "hasSVEorSME", "(", ")", "&...
GCC	rs6000	CPP	program_repair	CPU	9,397	[ "<FIXS>", "gen_rtx_SET", "(", "reg", ",", "<FIXE>" ]	[ "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "i", ")", ";", "clobs", "[", "nclobs", "++", "]", "<BUGS>", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "<BUGE>", "gen_rtx_UNSPEC", "(", "V4SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "re...
LLVM	ARM64	TD	stmt_completion	CPU	9,398	[ ")", ";" ]	[ "class", "arith_extended_reg32to64", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandI...
LLVM	ARM	TD	next_suggestion	CPU	9,399	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", ...

LLVM

HSAIL

CPP

stmt_completion

Virtual ISA

9,300

[ "<STR_LIT>", ";" ]

[ "case", "BRIG_CHANNEL_TYPE_SNORM_INT16", ":", "O", "<<", "<STR_LIT>", "snorm_int16", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT8", ":", "O", "<<", "<STR_LIT>", "unorm_int8", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT16...

LLVM

PowerPC

CPP

next_suggestion

CPU

9,301

[ "if", "(", "CalleeCC", "==", "CallingConv", "::", "Fast", "&&", "TailCallOpt", ")", "return", "true", ";" ]

[ "auto", "&", "Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "if", "(", "!", "areCallingConvEligibleForTCO_64SVR4", "(", "Caller", ".", "getCallingConv", "(", ")", ",", "CalleeCC", ")", ")", "return", "false", ...

GCC

aarch64

MD

program_repair

CPU

9,302

[ "<FIXS>", "(", "define_mode_attr", "Vendreg", "[", "(", "OI", "<STR_LIT>", ")", "(", "CI", "<STR_LIT>", ")", "(", "XI", "<STR_LIT>", ")", "(", "V2x8QI", "<STR_LIT>", ")", "(", "V2x16QI", "<STR_LIT>", ")", "(", "V2x4HI", "<STR_LIT>", ")", "(", "V2x8HI", "...

[ "(", "define_mode_attr", "vwx", "[", "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_...

LLVM

PowerPC

CPP

stmt_completion

CPU

9,303

[ "getOpcode", "(", ")", "==", "ISD", "::", "TargetExternalSymbol", "||", "Callee", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalAddress", "||", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", "Expecting an global ad...

[ "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ...

GCC

m68k

MD

next_suggestion

MPU

9,304

[ "<STR_LIT>", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

CPP

next_suggestion

CPU

9,305

[ "gcc_assert", "(", "JUMP_P", "(", "insn", ")", ")", ";" ]

[ "static", "void", "predict_jump", "(", "int", "prob", ")", "{", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";" ]

LLVM

Mips

TD

program_repair

CPU

9,306

[ "<FIXS>", "if", "(", "!", "Pic", "|", "|", "!", "(", "getABI", "(", ")", ".", "IsN32", "(", ")", "|", "|", "getABI", "(", ")", ".", "IsN64", "(", ")", ")", ")", "<FIXE>" ]

[ "const", "MCSymbol", "&", "Sym", ",", "bool", "IsReg", ")", "{", "<BUGS>", "if", "(", "!", "Pic", "|", "|", "!", "(", "isN32", "(", ")", "|", "|", "isN64", "(", ")", ")", ")", "<BUGE>", "return", ";", "MCAssembler", "&", "MCA", "=", "getStreamer"...

LLVM

PowerPC

CPP

program_repair

CPU

9,307

[ "<FIXS>", "<FIXE>", "<FIXS>", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "PPC32", "::", "LI", ",", "<NUM_LIT>", ",", "TrueValue", ")", ".", ...

[ "MachineBasicBlock", "*", "copy0MBB", "=", "new", "MachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "getBasicBlockList", "(", ")", ".", "insert", "(", "It", ",", "copy0MBB", ")", ";", "BuildMI", "(", "BB", ",", "PPC32", "::", "B", ",", "<NUM_LIT>...

GCC

i386

CPP

stmt_completion

CPU

9,308

[ "B", ",", "_", "_", "m128d", "_", "_", "C", ",", "const", "int", "_", "_", "imm", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_roundscale_sd", "(", "_", "_", "mmask8", "_", "_", ...

LLVM

X86

CPP

stmt_completion

CPU

9,309

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v1i64", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "if", "(", "OpVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "EVT", "VT128", "=", "EVT", "::", "getVectorVT", "(", "*", "Context", ",", "OpVT", ".", "getVectorElementType", "(", ")", ",", "OpVT", ".", "getVectorNumElements", "(", ")", ...

GCC

arm

CPP

stmt_completion

CPU

9,310

[ "_", "b", ")", "{" ]

[ "vraddhn_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_" ]

LLVM

AAP

CPP

code_generation

MPU

9,311

[ "const", "char", "*", "AAPTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>",...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,312

[ "let", "Constraints", "=", "cstr", ";" ]

[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isPTestLike", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isWhile", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FalseLanes", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_...

LLVM

VE

CPP

stmt_completion

CPU

9,313

[ "(", ")", ";" ]

[ "if", "(", "auto", "*", "StoreN", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue", "(", ")", ";", "if", "(", "auto", "*", "StoreN", "=", "dyn_cast", "<", "MaskedStoreSDNode...

LLVM

ARM

CPP

next_suggestion

CPU

9,314

[ "else", "llvm_unreachable", "(", "<STR_LIT>", "RegVT not supported by FORMAL_ARGUMENTS Lowering", "<STR_LIT>", ")", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "("...

LLVM

ARM

CPP

next_suggestion

CPU

9,315

[ "llvm_unreachable", "(", "<STR_LIT>", "Switch should handle all register classes", "<STR_LIT>", ")", ";" ]

[ "case", "tGPR_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "ARM", "::", "GPRRegBankID", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported register kind", "<STR_LIT>", ")", ";", "}" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,316

[ "}" ]

[ "OccupiedSlotsMask", "=", "<NUM_LIT>", ";", "InstructionsGroupCandidate", ".", "clear", "(", ")", ";", "LoadAlu", "(", ")", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

9,317

[ ")", ",", "(", "VEXTUHLX", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "S", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i64", "(", "anyext", "(", "i32", "(", "vector_extract", "v8i16", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,318

[ "=", "signalAllNans", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...

LLVM

Hexagon

TD

next_suggestion

DSP

9,319

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",",...

LLVM

R600

CPP

next_suggestion

GPU

9,320

[ "DEBUG", "(", "if", "(", "SU", ")", "{" ]

[ "IsTopNode", "=", "false", ";", "bool", "AllowSwitchToAlu", "=", "(", "CurEmitted", ">=", "InstKindLimit", "[", "CurInstKind", "]", ")", "||", "(", "Available", "[", "CurInstKind", "]", ".", "empty", "(", ")", ")", ";", "bool", "AllowSwitchFromAlu", "=", "...

GCC

rs6000

CPP

program_repair

CPU

9,321

[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ")", ")", ")", ";", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "<FIXE>" ]

[ "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "logical_operand", "(", "op2", ",", "mode", ")", ")", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ...

LLVM

X86

CPP

next_suggestion

CPU

9,322

[ "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";" ]

[ "SDLoc", "dl", "(", "InputVector", ")", ";", "bool", "IsPextr", "=", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ";", "unsigned", "NumSrcElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumEltBits",...

GCC

i386

MD

program_repair

CPU

9,323

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_...

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,324

[ ".", "none", "(", ")", ")", "{" ]

[ "if", "(", "Op", "->", "getSubReg", "(", ")", "!=", "<NUM_LIT>", "||", "!", "isTriviallyReMaterializable", "(", "*", "Def", ")", ")", "continue", ";", "MachineInstr", "*", "UseI", "=", "&", "*", "DAG", ".", "MRI", ".", "use_instr_nodbg_begin", "(", "Reg"...

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,325

[ "}" ]

[ "LRegion", "->", "setRegionMRT", "(", "Region", ")", ";", "Region", "->", "setLinearizedRegion", "(", "LRegion", ")", ";", "LRegion", "->", "setParent", "(", "Region", "->", "getParent", "(", ")", "?", "Region", "->", "getParent", "(", ")", "->", "getLinea...

LLVM

X86

TD

stmt_completion

CPU

9,326

[ "(", "VROUNDPSm", "addr", ":", "$", "src", ",", "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4f32", "(", "frint", "(", "loadv4f32", "addr", ":", "$", "src", ")", ")", ")", "," ]

GCC

mn10300

MD

next_suggestion

MPU

9,327

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "SF", "(", "match_operand", ":", "SF", "<N...

LLVM

AArch64

TD

stmt_completion

CPU

9,328

[ "=", "<NUM_LIT>", ";" ]

[ "let", "isAuthenticated", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "M",...

GCC

loongarch

MD

next_suggestion

CPU

9,329

[ "<STR_LIT>" ]

[ "(", "addmul", ":", "V2DI", "(", "zero_extend", ":", "V2DI", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>...

LLVM

XNCM

CPP

next_suggestion

CPU

9,330

[ "}" ]

[ "void", "setRAIndex", "(", "int", "Index", ")", "{", "ReturnAddrIndex", "=", "Index", ";" ]

GCC

avr

MD

next_suggestion

MPU

9,331

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extract", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>"...

LLVM

ARM

CPP

code_generation

CPU

9,332

[ "bool", "MVEVPTOptimisations", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "ARMSubtarget", "&", "STI", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "if...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

ARM64

TD

stmt_completion

CPU

9,333

[ ";" ]

[ "let", "Name", "=", "<STR_LIT>" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

9,334

[ "break", ";" ]

[ "case", "Hexagon", "::", "J2_jumpr", ":", "case", "Hexagon", "::", "JMPret", ":", "DstReg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Hexagon", "::", "R31", "==", "DstReg", ")", "{", "return", "<S...

LLVM

AVR

CPP

program_repair

MPU

9,335

[ "<FIXS>", "Ctx", ".", "reportError", "(", "MI", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected either Y or Z register", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "<FIXE>" ]

[ "switch", "(", "RegOp", ".", "getReg", "(", ")", ")", "{", "default", ":", "<BUGS>", "llvm_unreachable", "(", "<STR_LIT>", "Expected either Y or Z register", "<STR_LIT>", ")", ";", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "RegBit", "=", "<NUM_LIT>"...

LLVM

AArch64

TD

stmt_completion

CPU

9,336

[ ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Val", "=", "AArch64_AM", ":", ":", "decodeLogicalImmediate", "(", "MCOp" ]

LLVM

X86

CPP

next_suggestion

CPU

9,337

[ "addPass", "(", "createX86PadShortFunctions", "(", ")", ")", ";" ]

[ "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "new", "X86ExecutionDepsFix", "(", ")", ")", ";", "if", "(", "UseVZeroUpper", ")", "addPass", "(", ...

GCC

mips

MD

program_repair

CPU

9,338

[ "<FIXS>", "#", "ifndef", "NO_MD_PROTOTYPESrtx", "(", "*", "genfn", ")", "PROTO", "(", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ")", "#", "elsertx", "(", "*", "genfn", ")", "(", ")", "#", "endifgenfn", "=", "gen...

[ "{", "rtx", "dummy", "=", "gen_rtx", "(", "SIGN_EXTEND", ",", "DImode", ",", "const0_rtx", ")", "rtx", "dummy2", "=", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "const0_rtx", ",", "const0_rtx", ")", "<BUGS>", "rtx", "(", "*", "genfn", ")", "(", ")", "=", ...

GCC

arm

MD

program_repair

CPU

9,339

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", ...

GCC

aarch64

MD

stmt_completion

CPU

9,340

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "vec_select", ":", "<", "VHALF", ">", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "vec_duplicate", ":", "<", "VWIDE", ">...

LLVM

Hexagon

TD

next_suggestion

DSP

9,341

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,342

[ "MachineInstr", "&", "MI", ")", "{" ]

[ "static", "bool", "isSMEMClauseInst", "(", "const" ]

GCC

avr

MD

next_suggestion

MPU

9,343

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...

GCC

h8300

CPP

next_suggestion

MPU

9,344

[ "if", "(", "!", "pop_p", ")", "x", "=", "Fpa", "(", "x", ")", ";" ]

[ "if", "(", "!", "return_p", "&&", "nregs", "==", "<NUM_LIT>", ")", "{", "if", "(", "pop_p", ")", "pop", "(", "regno", ")", ";", "else", "push", "(", "regno", ")", ";", "return", ";", "}", "vec", "=", "rtvec_alloc", "(", "(", "return_p", "?", "<NU...

LLVM

Hexagon

TD

next_suggestion

DSP

9,345

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...

GCC

rs6000

CPP

code_generation

CPU

9,346

[ "void", "rs6000_expand_atomic_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "boolval", ",", "retval", ",", "mem", ",", "oldval", ",", "new", "val", ",", "cond", ";", "rtx", "label1", ",", "label2", ",", "x", ",", "mask", ",", "s...

[ "Expand", "an", "atomic", "compare", "and", "swap", "operation", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,347

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_subh_h16_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6...

LLVM

ARM

TD

stmt_completion

CPU

9,348

[ ";" ]

[ "def", "VecListFourQWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,349

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

next_suggestion

CPU

9,350

[ "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", ")" ]

[ "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "(", "compare", ":", "CC", "(", "mem", ":", "BLK", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "mem", ":", "BLK", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")",...

GCC

arm

CPP

stmt_completion

CPU

9,351

[ "b", ",", "_", "_", "index", ")", ";" ]

[ "return", "_", "_", "builtin_neon_vcmlaq_lane180v8hf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_", "_" ]

GCC

powerpcspe

CPP

code_generation

CPU

9,352

[ "bool", "rs6000_special_adjust_field_align_p", "(", "tree", "type", ",", "unsigned", "int", "computed", ")", "{", "if", "(", "TARGET_ALTIVEC", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "if", "(", "computed", "!=", "<NUM_LIT>", ")", ...

[ "Previous", "GCC", "releases", "forced", "all", "vector", "types", "to", "have", "16-byte", "alignment", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,353

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "i...

GCC

alpha

MD

stmt_completion

MPU

9,354

[ "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "emit_insn", "(", "gen_mskxl", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mask", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,355

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ...

LLVM

AArch64

TD

stmt_completion

CPU

9,356

[ "=", "<NUM_LIT>", ";" ]

[ "def", "Srr", ":", "BaseFPCondComparison", "<", "signalAllNans", ",", "FPR32", ",", "mnemonic", ",", "[", "(", "set", "NZCV", ",", "(", "OpNode", "(", "f32", "FPR32", ":", "$", "Rn", ")", ",", "(", "f32", "FPR32", ":", "$", "Rm", ")", ",", "(", "...

LLVM

PowerPC

CPP

next_suggestion

CPU

9,357

[ "uint64_t", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ";" ]

[ "uint64_t", "PPCMCCodeEmitter", "::", "getMemRI34PCRelEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "...

LLVM

Hexagon

TD

stmt_completion

DSP

9,358

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_addh_l16_sat_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc...

LLVM

PowerPC

TD

stmt_completion

CPU

9,359

[ "(", "instrs", "(", "instregex", "<STR_LIT>", ")", ",", "LWAUX", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "P9_LoadAndALUOp_6C", ",", "P9_ALU_2C", ",", "IP_AGEN_1C", ",", "IP_EXEC_1C", ",", "IP_EXEC_1C", ",", "DISP_PAIR_1C", ",", "DISP_PAIR_1C", ",", "DISP_1C", "]", "," ]

LLVM

X86

CPP

code_generation

CPU

9,360

[ "const", "MCFixupKindInfo", "&", "X86AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "<STR_LIT>", "reloc_riprel_4byte", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

9,361

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "ResNode", ",", "Lo", ")", ";" ]

[ "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "GA", "}", ";", "if", "(", "!", "isa", "<", "Function", ">", "(", "GV", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ")",...

GCC

sparc

MD

stmt_completion

CPU

9,362

[ ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", ...

GCC

m32c

MD

next_suggestion

MPU

9,363

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":"...

LLVM

AArch64

TD

next_suggestion

CPU

9,364

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zt", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", ...

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,365

[ "}" ]

[ "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties...

GCC

i386

CPP

code_generation

CPU

9,366

[ "static", "void", "output_pic_addr_const", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PC", ":", "gcc_assert", "(", ...

[ "Print", "an", "integer", "constant", "expression", "in", "assembler", "syntax", ".", "Addition", "and", "subtraction", "are", "the", "only", "arithmetic", "that", "may", "appear", "in", "these", "expressions", ".", "FILE", "is", "the", "stdio", "stream", "to"...

LLVM

X86

TD

stmt_completion

CPU

9,367

[ "[", "SKLPort06", "]", ">", ";" ]

[ "def", ":", "WriteRes", "<", "WriteSETCC", "," ]

LLVM

MOS

TD

next_suggestion

MPU

9,368

[ "}" ]

[ "def", "AbsIdx", ":", "MOSBitwiseBase", "{", "let", "InOperandList", "=", "(", "ins", "Ac", ":", "$", "l", ",", "addr16", ":", "$", "addr", ",", "XY", ":", "$", "idx", ")", ";" ]

GCC

mips

CPP

program_repair

CPU

9,369

[ "<FIXS>", "fprintf", "(", "stderr", ",", "HOST_PTR_PRINTF", ",", "(", "const", "PTR", ")", "type", ")", ";", "<FIXE>" ]

[ "<STR_LIT>", "function_adv({gp reg found = %d, arg # = %2d, words = %2d}, %4s, ", "<STR_LIT>", ",", "cum", "->", "gp_reg_found", ",", "cum", "->", "arg_number", ",", "cum", "->", "arg_words", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "<BUGS>", "fprintf", "(", ...

GCC

nios2

MD

stmt_completion

MPU

9,370

[ "]", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Patmos

CPP

next_suggestion

VLIW

9,371

[ "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]

[ "void", "printMetaData", "(", "MachineInstr", "*", "instr", ",", "raw_ostream", "&", "os", ")", "const", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "instr", "->", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "auto", "&", ...

LLVM

VE

TD

stmt_completion

CPU

9,372

[ ",", "<STR_LIT>", ")", ",", "[", "(", "set", "Tyo", ":", "$", "sx", ",", "(", "OpNode", "Tyi", ":", "$", "sy", ",", "(", "Tyi", "mOp", ":", "$", "sz", ")", ")", ")", "]", ">", ";" ]

[ "def", "rm", ":", "RR", "<", "opc", ",", "(", "outs", "RCo", ":", "$", "sx", ")", ",", "(", "ins", "RCi", ":", "$", "sy", ",", "mOp", ":", "$", "sz", ")", ",", "!", "strconcat", "(", "opcStr" ]

GCC

i386

MD

stmt_completion

CPU

9,373

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "XF", "(", "match_operand", ":", "SWI48x", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_...

LLVM

AArch64

TD

next_suggestion

CPU

9,374

[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_63Operand", ";" ]

[ "def", "timm0_63", ":", "Operand", "<", "i64", ">", ",", "TImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";" ]

GCC

sparc

CPP

stmt_completion

CPU

9,375

[ "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{" ]

[ "static", "tree", "sparc_builtin_decl", "(", "unsigned", "code", "," ]

GCC

nios2

MD

stmt_completion

MPU

9,376

[ "(", ")", ")" ]

[ "{", "if", "(", "nios2_expand_return" ]

GCC

arm

CPP

program_repair

CPU

9,377

[ "<FIXS>", "nelems", "=", "vector_size", "*", "nvectors", "/", "int_size_in_bytes", "(", "elem_type", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "gcc_assert", "(", "reg_size", "%", "vector_size", "==", "<NUM_LIT>", ")", ";", "nvectors", "=", "reg_size", "/", "vector_size", ";", "if", "(", "mem_mode", "==", "reg_mode", ")", "<BUGS>", "nelems", "=", "vector_size", "*", "nvectors", ";", "<BUGE>", "elsen...

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

9,378

[ "I", "<", "E", ";", "++", "I", ")", "{" ]

[ "Changed", "=", "true", ";", "continue", ";", "}", "if", "(", "UseEmpty", "[", "TargetRegisterInfo", "::", "virtReg2Index", "(", "OldReg", ")", "]", ")", "{", "unsigned", "Opc", "=", "getDropOpcode", "(", "RC", ")", ";", "MachineInstr", "*", "Drop", "=",...

LLVM

X86

TD

next_suggestion

CPU

9,379

[ "if", "(", "auto", "*", "Store", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "return", "Store", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";" ]

[ "return", "getI8Imm", "(", "X86", ":", ":", "getExtractVEXTRACT256Immediate", "(", "N", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "INSERT_get_vinsert256_imm", ":", "SDNodeXForm", "<", "insert_subvector", ",", "[", "{", "return"...

LLVM

MCS51

CPP

stmt_completion

MPU

9,380

[ "<STR_LIT>", ")", ";" ]

[ "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "assert", "(", "Size", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Instruction size...

GCC

i386

MD

program_repair

CPU

9,381

[ "<FIXS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr",...

[ "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set", "(", "attr", "<STR_LIT>"...

LLVM

AVR

CPP

program_repair

MPU

9,382

[ "<FIXS>", ".", "addImm", "(", "STI", ".", "getIORegSREG", "(", ")", ")", "<FIXE>" ]

[ "if", "(", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", ...

LLVM

ARM

TD

next_suggestion

CPU

9,383

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opt", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "opt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

9,384

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "CP", ")", ",", "MVT", "::", "i64", ",", "GA", ",", "DAG", ".", "getRegister", "(", "PPC", "::", "X2", ",", "MVT", "::", "i64", ")", ")", ";" ]

[ "const", "Constant", "*", "C", "=", "CP", "->", "getConstVal", "(", ")", ";", "if", "(", "PPCSubTarget", ".", "isSVR4ABI", "(", ")", "&&", "PPCSubTarget", ".", "isPPC64", "(", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetConstantPool", "(...

LLVM

X86

CPP

next_suggestion

CPU

9,385

[ "Load", "=", "DAG", ".", "getMachineNode", "(", "getLoadRegOpcode", "(", "<NUM_LIT>", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ",", "dl", ",", "VT", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";" ]

[ "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "auto", "I", "=", "MemOp2RegOpTable", ".", "find", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "I", "==", "MemOp2RegOpTable", ".", "end", "(",...

LLVM

Cpu0

TD

stmt_completion

CPU

9,386

[ "(", ")", ")", ";", "}", "]", ">", ";" ]

[ "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getImm", "(", "N", ",", "(", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "de...

LLVM

AArch64

TD

stmt_completion

CPU

9,387

[ "(", "asm", ",", "<STR_LIT>", ")", ")", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "="...

LLVM

MSP430

CPP

next_suggestion

MPU

9,388

[ "}" ]

[ "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "CFI_INSTRUCTION", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "Targ...

LLVM

VE

CPP

stmt_completion

CPU

9,389

[ ",", "HiRes", ",", "AVL", ")", ";" ]

[ "SDValue", "LoA", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "A", ",", "PackElem", "::", "Lo", ",", "AVL", ")", ";", "SDValue", "HiA", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "A", ",", "PackElem", "::", ...

LLVM

X86

CPP

next_suggestion

CPU

9,390

[ "}" ]

[ "int", "DataWidth", "=", "isa", "<", "PointerType", ">", "(", "ScalarTy", ")", "?", "DL", ".", "getPointerSizeInBits", "(", ")", ":", "ScalarTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "(", "DataWidth", "==", "<NUM_LIT>", "||", "Data...

LLVM

ARM

TD

program_repair

CPU

9,391

[ "<FIXS>", "string", "opc", ",", "string", "asm", ",", "string", "cstr", ",", "list", "dag", ">", "pattern", ">", ":", "NDataI", "oops", ",", "iops", ",", "itin", ",", "opc", ",", "asm", ",", "cstr", ",", "pattern", ">", "{", "<FIXE>" ]

[ "class", "N2V", "bits", "<NUM_LIT>", ">", "op24_23", ",", "bits", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<NUM_LIT>", ">", "op19_18", ",", "bits", "<NUM_LIT>", ">", "op17_16", ",", "bits", "<NUM_LIT>", ">", "op11_7", ",", "bit", "op6", ",", "bit", "op...

LLVM

Mips

CPP

next_suggestion

CPU

9,392

[ "}" ]

[ "if", "(", "Format", "==", "FP_FORMAT_S", "||", "Format", "==", "FP_FORMAT_W", ")", "return", "getReg", "(", "Mips", "::", "FGR32RegClassID", ",", "IntVal", ")", ";", "if", "(", "Format", "==", "FP_FORMAT_D", ")", "{", "if", "(", "isFP64", "(", ")", ")...

LLVM

X86

CPP

next_suggestion

CPU

9,393

[ "return", "SDValue", "(", ")", ";" ]

[ "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "SimplifyDemandedBits", "(", "N1", ",", "DemandedMask", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"...

GCC

nds32

MD

stmt_completion

CPU

9,394

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit" ]

GCC

mips

MD

next_suggestion

CPU

9,395

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "}", "else", "{", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

program_repair

CPU

9,396

[ "<FIXS>", "assert", "(", "Subtarget", ".", "isSVEorStreamingSVEAvailable", "(", ")", "&&", "<FIXE>" ]

[ "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "<BUGS>", "assert", "(", "Subtarget", ".", "hasSVEorSME", "(", ")", "&...

GCC

rs6000

CPP

program_repair

CPU

9,397

[ "<FIXS>", "gen_rtx_SET", "(", "reg", ",", "<FIXE>" ]

[ "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "i", ")", ";", "clobs", "[", "nclobs", "++", "]", "<BUGS>", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "<BUGE>", "gen_rtx_UNSPEC", "(", "V4SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "re...

LLVM

ARM64

TD

stmt_completion

CPU

9,398

[ ")", ";" ]

[ "class", "arith_extended_reg32to64", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandI...

LLVM

ARM

TD

next_suggestion

CPU

9,399

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", ...