Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
X86
CPP
stmt_completion
CPU
9,500
[ ")", ";" ]
[ "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(" ]
GCC
i386
MD
next_suggestion
CPU
9,501
[ "{" ]
[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")", "]", "{", "rtx", "tmp", "operands", "[", "<NUM_LIT>", "]", "...
LLVM
SystemZ
CPP
stmt_completion
CPU
9,502
[ "createSystemZObjectWriter", "(", "uint8_t", "OSABI", ")", "{" ]
[ "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::" ]
LLVM
X86
CPP
next_suggestion
CPU
9,503
[ "}" ]
[ "if", "(", "STI", ".", "isTarget64BitILP32", "(", ")", ")", "BasePtr", "=", "getX86SubSuperRegister", "(", "BasePtr", ",", "<NUM_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "BasePtr", ")", ";" ]
LLVM
Z80old
CPP
next_suggestion
MPU
9,504
[ "switch", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", "{" ]
[ "SDValue", "Z80oldTargetLowering", "::", "LowerLibCall", "(", "RTLIB", "::", "Libcall", "LC8", ",", "RTLIB", "::", "Libcall", "LC16", ",", "RTLIB", "::", "Libcall", "LC32", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "RTLIB", ...
LLVM
ARM
CPP
program_repair
CPU
9,505
[ "<FIXS>", "if", "(", "VA", ".", "getValVT", "(", ")", "!=", "MVT", "::", "f64", ")", "return", "<NUM_LIT>", ";", "<FIXE>" ]
[ "CCValAssign", "VA", "=", "VAs", "[", "<NUM_LIT>", "]", ";", "assert", "(", "VA", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", "Value doesn't need custom handling", "<STR_LIT>", ")", ";", "<BUGS>", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", ...
GCC
rs6000
MD
stmt_completion
CPU
9,506
[ "<STR_LIT>", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC
arm
MD
stmt_completion
CPU
9,507
[ ":", "VCVTF" ]
[ "(", "float_extend", ":", "VCVTF", "(", "neg", ":", "<", "VFMLSEL", ">", "(", "vec_select", ":", "<", "VFMLSEL", ">", "(", "match_operand", ":", "<", "VFML", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VFML", ">", ...
GCC
s390
CPP
program_repair
MPU
9,508
[ "<FIXS>", "rtx", "new", "_", "insn", "=", "gen_reload_base", "(", "base_reg", ",", "pool", "->", "label", ")", ";", "INSN_ADDRESSES_NEW", "(", "emit_insn_after", "(", "new", "_", "insn", ",", "insn", ")", ",", "-", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS...
[ "struct", "constant_pool", "*", "pool", "=", "s390_find_pool", "(", "pool_list", ",", "insn", ")", ";", "if", "(", "pool", ")", "{", "<BUGS>", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "pool_ref", "=", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "pool", "-...
LLVM
ARM64
TD
stmt_completion
CPU
9,509
[ ",", "i32imm", ":", "$", "offset", ")", ";" ]
[ "let", "ParserMatchClass", "=", "MemoryIndexed32SImm7", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR64sp", ":", "$", "base" ]
GCC
tilegx
MD
stmt_completion
VLIW
9,510
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
9,511
[ "!=", "NumLaneElts", ";", "++", "i", ")", "{" ]
[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "int", "NewImm", "=", "...
LLVM
Mips
TD
next_suggestion
CPU
9,512
[ "}" ]
[ "def", "GenericWriteFPUSqrtD", ":", "SchedWriteRes", "<", "[", "GenericFPUDivSqrt", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
GCC
arm
CPP
next_suggestion
CPU
9,513
[ "}" ]
[ "_", "_", "arm_vminavq_p", "(", "uint32_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vminavq_p_s32", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")", ...
GCC
c6x
MD
stmt_completion
VLIW
9,514
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<ST...
GCC
bfin
MD
next_suggestion
DSP
9,515
[ "(", "zero_extend", ":", "SI" ]
[ "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>",...
LLVM
ARM
CPP
stmt_completion
CPU
9,516
[ ")", ":", "ARM", "::", "R0", ";" ]
[ "return", "Subtarget", "->", "useSjLjEH", "(", ")", "?", "Register", "(" ]
LLVM
VE
CPP
stmt_completion
CPU
9,517
[ "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]
[ "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "Register", "DestReg", ...
GCC
m68k
MD
next_suggestion
MPU
9,518
[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DF", "(", "float", ":", "DF", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")"...
LLVM
M68k
CPP
code_generation
MPU
9,519
[ "bool", "M68kFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const",...
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...
LLVM
X86
CPP
program_repair
CPU
9,520
[ "<FIXS>", "V1", ",", "DAG", ".", "getConstant", "(", "PERMMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "<FIXE>" ]
[ "unsigned", "PERMMask", "=", "<NUM_LIT>", "|", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "SDValue", "Flipped", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "<BUGS>", ...
LLVM
AArch64
CPP
stmt_completion
CPU
9,521
[ "<STR_LIT>", ":" ]
[ "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case",...
GCC
frv
CPP
next_suggestion
VLIW
9,522
[ "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "fp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "fp", ")", ")", ")", ";" ]
[ "rtx", "fp", "=", "frame_pointer_rtx", ";", "rtx", "sp", "=", "stack_pointer_rtx", ";", "rtx", "return_addr", ";", "int", "fp_offset", ";", "fp_offset", "=", "info", "->", "reg_offset", "[", "FRAME_POINTER_REGNUM", "]", ";", "if", "(", "!", "crtl", "->", "...
LLVM
ARM64
CPP
stmt_completion
CPU
9,523
[ ".", "getSimpleVT", "(", ")", ",", "SrcTy", ".", "getSimpleVT", "(", ")", ")", ";" ]
[ "if", "(", "!", "SrcTy", ".", "isSimple", "(", ")", "||", "!", "DstTy", ".", "isSimple", "(", ")", ")", "return", "TargetTransformInfo", "::", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ")", ";", "static", "const", "TypeConversionCostTblEnt...
LLVM
X86
TD
program_repair
CPU
9,524
[ "<FIXS>", "XS", ",", "Requires", "[", "UseSSE2", "]", ">", ";", "<FIXE>" ]
[ "<STR_LIT>", ",", "[", "(", "set", "VR128", ":", "$", "dst", ",", "(", "v2i64", "(", "X86vzmovl", "(", "v2i64", "VR128", ":", "$", "src", ")", ")", ")", ")", "]", ",", "IIC_SSE_MOVQ_RR", ">", ",", "<BUGS>", "XS", ",", "Requires", "[", "HasSSE2", ...
GCC
loongarch
MD
stmt_completion
CPU
9,525
[ "ashiftrt", "lshiftrt", "]", ")" ]
[ "(", "define_code_iterator", "any_shiftrt", "[" ]
GCC
aarch64
MD
stmt_completion
CPU
9,526
[ ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "zero_extract", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")",...
GCC
arm
CPP
next_suggestion
CPU
9,527
[ "}" ]
[ "_", "_", "arm_vaddq_u32", "(", "uint32x4_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "+", "_", "_", "b", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,528
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
ARM64
TD
stmt_completion
CPU
9,529
[ "}", "=", "dst", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LI...
LLVM
ARM
CPP
next_suggestion
CPU
9,530
[ "}" ]
[ "const", "EDInstInfo", "*", "ThumbDisassembler", "::", "getEDInfo", "(", ")", "const", "{", "return", "instInfoARM", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
9,531
[ "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", ";" ]
[ "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", ...
GCC
i386
CPP
next_suggestion
CPU
9,532
[ "}" ]
[ "if", "(", "!", "(", "CONST_DOUBLE_P", "(", "x", ")", "&&", "X87_FLOAT_MODE_P", "(", "mode", ")", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "x", "==", "CONST0_RTX", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "x", "=="...
GCC
nios2
MD
next_suggestion
MPU
9,533
[ "return", "<STR_LIT>" ]
[ "{", "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "get_attr_length", "(", "insn", ")", "!", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "if", "(", "stack_memory_operand", "(", "operands", "[", "<NUM_LIT>", "]",...
LLVM
SNES
CPP
stmt_completion
DSP
9,534
[ "(", ")", ",", "createSNESDisassembler", ")", ";" ]
[ "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheSNESTarget" ]
GCC
s390
CPP
code_generation
MPU
9,535
[ "void", "s390_expand_split_stack_prologue", "(", "void", ")", "{", "rtx", "r1", ",", "guard", ",", "cc", "=", "NULL", ";", "rtx_insn", "*", "insn", ";", "int", "psso", "=", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "HOST_WIDE_INT", "frame_size...
[ "Emit", "-fsplit-stack", "prologue", ",", "which", "goes", "before", "the", "regular", "function", "prologue", "." ]
GCC
mips
MD
stmt_completion
CPU
9,536
[ "]", ")" ]
[ "(", "define_code_iterator", "any_shiftrt", "[", "ashiftrt", "lshiftrt" ]
GCC
alpha
MD
stmt_completion
MPU
9,537
[ ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
9,538
[ "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_L...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
9,539
[ "OS", "<<", "<STR_LIT>", "Int:", "<STR_LIT>", "<<", "Int", ".", "Val", ";" ]
[ "switch", "(", "Kind", ")", "{", "case", "Token", ":", "OS", "<<", "<STR_LIT>", "Tok:", "<STR_LIT>", "<<", "Tok", ".", "Tok", ";", "break", ";", "case", "Local", ":", "OS", "<<", "<STR_LIT>", "Loc:", "<STR_LIT>", "<<", "Reg", ".", "RegNo", "<<", "<ST...
GCC
avr
CPP
stmt_completion
MPU
9,540
[ ")", "fprintf", "(", "file", ",", "<STR_LIT>", "__RAMPZ__", "<STR_LIT>", ")", ";" ]
[ "if", "(", "code", ">=", "'", "A", "'", "&&", "code", "<=", "'", "D", "'", ")", "abcd", "=", "code", "-", "'", "A", "'", ";", "else", "if", "(", "code", "==", "'", "E", "'", "||", "code", "==", "'", "F", "'", ")", "ef", "=", "code", "-"...
LLVM
R600
TD
stmt_completion
GPU
9,541
[ "<NUM_LIT>", "}", "=", "omod", ";" ]
[ "let", "Word1", "{", "<NUM_LIT>", "}", "=", "src0_abs", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "src1_abs", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "update_exec_mask", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "update_pred", ";",...
GCC
rs6000
CPP
stmt_completion
CPU
9,542
[ "c", ",", "mask", ")", ")", ";" ]
[ "b", "=", "(", "_", "_", "vector", "unsigned", "int", ")", "vec_abs", "(", "(", "_", "_", "v4sf", ")", "_", "_", "B", ")", ";", "c", "=", "(", "_", "_", "vector", "unsigned", "int", ")", "vec_cmpgt", "(", "a", ",", "float_exp_mask", ")", ";", ...
LLVM
AArch64
TD
stmt_completion
CPU
9,543
[ "]", ">", "{" ]
[ "def", "A64FXWrite_6Cyc_NGI1", ":", "SchedWriteRes", "<", "[", "A64FXGI1" ]
GCC
avr
CPP
stmt_completion
MPU
9,544
[ "ALL_REGS", ";" ]
[ "if", "(", "r", "<=", "<NUM_LIT>", ")", "return", "reg_class_tab", "[", "r", "]", ";", "return" ]
GCC
v850
CPP
next_suggestion
MPU
9,545
[ "if", "(", "special_symbolref_operand", "(", "addr", ",", "VOIDmode", ")", ")", "{" ]
[ "case", "LO_SUM", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "lo(", "<STR_LIT>", ")", ";", "v850_print_operand", "(", "file", ",", "XEXP", "(", "a...
GCC
stormy16
MD
stmt_completion
CPU
9,546
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string" ]
LLVM
AMDGPU
CPP
program_repair
GPU
9,547
[ "<FIXS>", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RegLo", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub0", ")", ";", "Register", "RegHi", "=", "RI", ".", ...
[ "}", "case", "AMDGPU", "::", "SI_PC_ADD_REL_OFFSET", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "<BUGS>", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";...
GCC
tilegx
MD
next_suggestion
VLIW
9,548
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "I48MODE", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
9,549
[ "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ")", "{" ]
[ "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AddrOpIdx", ",", "CurrScore", ")", ";", "}", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "if", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getO...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
9,550
[ "}" ]
[ "if", "(", "RC", "==", "&", "WebAssembly", "::", "F32RegClass", ")", "return", "WebAssembly", "::", "TEE_LOCAL_F32", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F64RegClass", ")", "return", "WebAssembly", "::", "TEE_LOCAL_F64", ";", "llvm_unreachabl...
GCC
mips
CPP
program_repair
CPU
9,551
[ "<FIXS>", "else", "if", "(", "reg", "!=", "arg_pointer_rtx", ")", "abort_with_insn", "(", "addr", ",", "<STR_LIT>", "mips_debugger_offset called with non stack/frame/arg pointer.", "<STR_LIT>", ")", ";", "<FIXE>" ]
[ "offset", "=", "offset", "-", "frame_size", ";", "}", "<BUGS>", "<BUGE>", "return", "offset", ";", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,552
[ "}" ]
[ "def", "A2_abs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>"...
LLVM
ARM
TD
stmt_completion
CPU
9,553
[ ";" ]
[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "VecListDPair", ":", "$", "Vd", ")", ",", "IIC_VLD1x2...
GCC
rs6000
CPP
program_repair
CPU
9,554
[ "<FIXS>", "if", "(", "++", "pos", ">=", "LINELEN", ")", "<FIXE>" ]
[ "static", "inline", "voidsafe_inc_pos", "(", "void", ")", "{", "<BUGS>", "if", "(", "pos", "++", ">=", "LINELEN", ")", "<BUGE>", "{", "(", "*", "diag", ")", "(", "<STR_LIT>", "line length overrun.\\n", "<STR_LIT>", ")", ";", "exit", "(", "<NUM_LIT>", ")", ...
GCC
arm
MD
next_suggestion
CPU
9,555
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MVE_0", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "MVE_0", "(", "match_operand", ":", "MVE_0", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_L...
LLVM
ARM
CPP
stmt_completion
CPU
9,556
[ ";" ]
[ "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "<STR_LIT>", "FixUpUnconditionalBr is Thumb1 only!", "<STR_LIT>", ")", ";", "Br", ".", "MaxDisp", "=", "(", "<NUM_LIT>", "<<...
LLVM
PowerPC
TD
program_repair
CPU
9,557
[ "<FIXS>", "let", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "{", "def", "BCCCTRL", ":", "XLForm_2_br", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "pred", ":", "$", "cond", ")", ",", "<STR_LIT>", ",", "IIC_BrB",...
[ "<STR_LIT>", ",", "IIC_BrB", ",", "[", "(", "PPCbctrl", ")", "]", ">", ",", "Requires", "[", "In32BitMode", "]", ">", ";", "<BUGS>", "let", "isCodeGenOnly", "=", "<NUM_LIT>", "indef", "BCCTRL", ":", "XLForm_2_br", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_...
GCC
i386
MD
stmt_completion
CPU
9,558
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC
tilepro
CPP
stmt_completion
VLIW
9,559
[ ")", ")", "return", "false", ";" ]
[ "if", "(", "tilepro_tls_referenced_p", "(", "x" ]
GCC
i386
CPP
stmt_completion
CPU
9,560
[ "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_fixupimm_sd", "(", "_", "_", "m128d", "_", "_", "A", "...
GCC
i386
CPP
stmt_completion
CPU
9,561
[ "_", "_", "M", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_max_epi32", "(", "_", "_", "mmask16", "_", "_", ...
LLVM
Hexagon
TD
next_suggestion
DSP
9,562
[ "bits", "<", "<NUM_LIT>", ">", "Pd", ";" ]
[ "class", "T_ALU32_3op_cmp", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "MinOp", ",", "bit", "IsNeg", ",", "bit", "IsComm", ">", ":", "ALU32_rr", "<", "(", "outs", "PredRegs", ":", "$", "Pd", ")", ",", "(", "ins", "IntRegs", ":", "...
LLVM
Mips
CPP
next_suggestion
CPU
9,563
[ "}" ]
[ "Inst", ".", "setOpcode", "(", "Mips", "::", "LUi", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mips", "::", "GP", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "HiExpr", ")", ...
GCC
arm
CPP
code_generation
CPU
9,564
[ "int", "const_ok_for_arm", "(", "HOST_WIDE_INT", "i", ")", "{", "int", "lowbit", ";", "if", "(", "(", "i", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "(", "(", "i", "&", "~", "(", "unsigned", "HOST_WIDE_...
[ "Return", "TRUE", "if", "int", "I", "is", "a", "valid", "immediate", "ARM", "constant", "." ]
LLVM
AArch64
CPP
next_suggestion
CPU
9,565
[ "}" ]
[ "auto", "Splat", "=", "getAArch64VectorSplat", "(", "MI", ",", "MRI", ")", ";", "if", "(", "!", "Splat", "||", "Splat", "->", "isReg", "(", ")", ")", "return", "None", ";", "return", "Splat", "->", "getCst", "(", ")", ";" ]
LLVM
VE
CPP
stmt_completion
CPU
9,566
[ "BRCFL", ")", ";" ]
[ "using", "namespace", "llvm", "::", "VE", ";", "assert", "(", "!", "BRKIND", "(", "BRCFW", ")", "&&", "!", "BRKIND", "(", "BRCFD", ")", "&&", "!", "BRKIND", "(", "BRCFS", ")", "&&", "<STR_LIT>", "Branch relative word/double/float always instructions should not b...
LLVM
Hexagon
TD
next_suggestion
DSP
9,567
[ "}" ]
[ "def", "L2_loadalignb_io", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5e...
LLVM
Hexagon
TD
stmt_completion
DSP
9,568
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
tilegx
MD
stmt_completion
VLIW
9,569
[ "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "...
GCC
rx
MD
next_suggestion
CPU
9,570
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "small_int_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "rx_gen_move_template", "(", "operands", ",", "true", ")", "[", "(", "set_attr", "<STR_LIT>", "<...
GCC
i386
MD
stmt_completion
CPU
9,571
[ ")", ")", "]" ]
[ "[", "(", "match_operand", ":", "VI12_AVX512VL", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI12_AVX512VL", "<NUM_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
9,572
[ "std", "::", "tie", "(", "Scope", ",", "OrderingAddrSpace", ",", "IsCrossAddressSpaceOrdering", ")", "=", "*", "ScopeOrNone", ";" ]
[ "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "ATOMIC_FENCE", ")", "return", "std", "::", "nullopt", ";", "AtomicOrderi...
LLVM
AArch64
CPP
next_suggestion
CPU
9,573
[ "return", "true", ";" ]
[ "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NumElts", "=", "MRI", ".", "getType", "(", "Dst", ")", ".", "getNumElements", "(", ")", ";", "if", "(", "!", "isTRNMask", "(", "Shuffle...
LLVM
AArch64
CPP
stmt_completion
CPU
9,574
[ ";" ]
[ "bool", "AArch64AsmParser", "::", "parseDirectiveSEHPrologEnd", "(", "SMLoc", "L", ")", "{", "getTargetStreamer", "(", ")", ".", "emitARM64WinCFIPrologEnd", "(", ")", ";", "return", "false" ]
GCC
sh
CPP
stmt_completion
CPU
9,575
[ ")", ";" ]
[ "sh_media_FTRV_S", "(", "mtrxg", ",", "fvh", ",", "fvf", ")", ";", "sh_media_FVADD_S", "(", "fvf", ",", "fvi", ",", "fvf" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
9,576
[ "return", "ICmpType", "!=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "switch", "(", "Load", "->", "getExtensionType", "(", ")", ")", "{", "case", "ISD", "::", "NON_EXTLOAD", ":", "return", "true", ";", "case", "ISD", "::", "SEXTLOAD", ":", "return", "ICmpType", "!=", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::...
LLVM
MOS
CPP
stmt_completion
MPU
9,577
[ "*", "E", ")", "{" ]
[ "static", "bool", "classof", "(", "const", "MCExpr" ]
LLVM
X86
CPP
stmt_completion
CPU
9,578
[ "<STR_LIT>", ";", "break", ";" ]
[ "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "{", "TempNameStr", ".", "erase", "(", "TempNameStr", ".", "end", "(", ")", "-", "<NUM_LIT>", ",", "TempNameStr", ".", "end", "(", ")", ")", ";", "StubSym", "=", "MachineModuleI...
LLVM
AMDGPU
CPP
next_suggestion
GPU
9,579
[ "NewDiv", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ")", ";" ]
[ "bool", "AMDGPUCodeGenPrepare", "::", "visitBinaryOperator", "(", "BinaryOperator", "&", "I", ")", "{", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "...
GCC
i386
CPP
code_generation
CPU
9,580
[ "void", "ix86_split_xorsign", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "op0", "=", "operands", "...
[ "Deconstruct", "an", "xorsign", "operation", "into", "bit", "masks", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,581
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM
ARM64
TD
stmt_completion
CPU
9,582
[ ":", "$", "Vn", ")", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "NOTv16i8", "V128", ":", "$", "Vd", ",", "V128" ]
GCC
avr
MD
next_suggestion
MPU
9,583
[ "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "HI", "<NUM_LIT>", ")", "(", "unspec", ":", "HI", "[", "(", "reg", ":", "QI", "<NUM_LIT>", ")", "(", "reg", ":", "QI", "<NUM_LIT>", ")", "]", "UNSPEC_FMULSU", ")", ")" ]
LLVM
SHUXI
CPP
stmt_completion
CPU
9,584
[ ")", ";" ]
[ "unsigned", "CurrentArgIndex", "=", "~", "<NUM_LIT>", "U", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "if", "(", "CurrentArgIndex", "==", "Args", ...
LLVM
VE
TD
stmt_completion
CPU
9,585
[ "$", "Z", ")", ",", "i32", ":", "$", "vl", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vgtu_vvssl", "v256f64", ":", "$", "vy", ",", "i64", ":", "$", "sy", ",", "zero", ":", "$", "Z", ",", "i32", ":", "$", "vl", ")", ",", "(", "VGTUvrzl", "v256f64", ":", "$", "vy", ",", "i64", ":", "$", "s...
LLVM
ARM
TD
stmt_completion
CPU
9,586
[ ",", "<STR_LIT>", ">", ";" ]
[ "def", "CPS1p", ":", "CPS", "<", "(", "ins", "imm0_31", ":", "$", "mode", ")" ]
LLVM
AMDGPU
CPP
program_repair
GPU
9,587
[ "<FIXS>", "#", "endif", "<FIXE>" ]
[ "}", "<BUGS>", "#", "endif", "<BUGE>" ]
LLVM
R600
CPP
next_suggestion
GPU
9,588
[ "}" ]
[ "MachineInstr", "*", "SIInstrInfo", "::", "getMovImmInstr", "(", "MachineFunction", "*", "MF", ",", "unsigned", "DstReg", ",", "int64_t", "Imm", ")", "const", "{", "MachineInstr", "*", "MI", "=", "MF", "->", "CreateMachineInstr", "(", "get", "(", "AMDGPU", "...
GCC
or1k
MD
stmt_completion
CPU
9,589
[ ")", "(", "ashiftrt", "<STR_LIT>", ")" ]
[ "(", "define_code_attr", "shift_op", "[", "(", "ashift", "<STR_LIT>", ")", "(", "ashiftrt", "<STR_LIT>", ")", "(", "lshiftrt", "<STR_LIT>", ")", "]", ")", "(", "define_code_attr", "shift_asm", "[", "(", "ashift", "<STR_LIT>" ]
LLVM
Mips
CPP
program_repair
CPU
9,590
[ "<FIXS>", "if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", ">=", "RegisterVT", ".", "getFixedSizeInBits", "(", ")", ")", "<FIXE>" ]
[ "const", "ISD", "::", "ArgFlagsTy", "&", "Flags", ")", "{", "<BUGS>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "RegisterVT", ".", "getSizeInBits", "(", ")", ")", "<BUGE>", "return", "CCValAssign", "::", "LocInfo", "::", "Full", ";", "if", ...
GCC
mips
MD
next_suggestion
CPU
9,591
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_DPA_W_PH", ")", ")", "]", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
9,592
[ ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";" ]
[ "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "SIRegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineR...
LLVM
TPC
CPP
next_suggestion
Virtual ISA
9,593
[ "}" ]
[ "if", "(", "IPtr", "->", "second", ".", "Switches", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "(", "*", "IPtr", "->", "second", ".", "Switches", ".", "begin", "(", ")", ")", "->", "Name", ".", "equals", "(", "<STR_LIT>", "dimmask", "<STR_LIT>",...
LLVM
Z80
CPP
next_suggestion
MPU
9,594
[ "return", "*", "this", ";" ]
[ "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "HasIdxHalfRegs", "=", "HasUndocOps", "||", "HasEZ80Ops", ";" ]
LLVM
TL45
CPP
stmt_completion
MPU
9,595
[ ")", "const", "override", "{" ]
[ "SMLoc", "getStartLoc", "(" ]
GCC
aarch64
CPP
stmt_completion
CPU
9,596
[ "b", ")", ";" ]
[ "return", "(", "_", "_", "a", ">", "_", "_" ]
LLVM
X86
TD
next_suggestion
CPU
9,597
[ "}" ]
[ "def", ":", "WriteRes", "<", "WriteVecInsertLd", ",", "[", "ICXPort5", ",", "ICXPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,598
[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_add", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be"...
LLVM
AArch64
TD
program_repair
CPU
9,599
[ "<FIXS>", "Sched", "[", "WriteVd", "]", ">", "{", "<FIXE>" ]
[ ":", "I", "(", "outs", "regtype", ":", "$", "dst", ")", ",", "(", "ins", "vectype", ":", "$", "src", ",", "idxtype", ":", "$", "idx", ")", ",", "asm", ",", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", ...