Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
aarch64
MD
next_suggestion
CPU
11,100
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
M680x0
CPP
stmt_completion
MPU
11,101
[ ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";" ]
[ "if", "(", "getJumpTableEncoding", "(", ")", "==", "MachineJumpTableInfo", "::", "EK_Custom32", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(" ]
GCC
m32r
CPP
next_suggestion
MPU
11,102
[ "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "NE", ")", "{" ]
[ "static", "char", "buffer", "[", "<NUM_LIT>", "]", ";", "const", "char", "*", "dest", "=", "reg_names", "[", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "]", ";", "buffer", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "gcc_assert", "(", "REG...
LLVM
NMX
CPP
stmt_completion
VLIW
11,103
[ "getRegisterInfo", "(", ")", ")", ";" ]
[ "NMXSETargetLowering", "::", "NMXSETargetLowering", "(", "const", "NMXTargetMachine", "&", "TM", ",", "const", "NMXSubtarget", "&", "STI", ")", ":", "NMXTargetLowering", "(", "TM", ",", "STI", ")", "{", "addRegisterClass", "(", "MVT", "::", "i32", ",", "&", ...
LLVM
Hexagon
TD
next_suggestion
DSP
11,104
[ "}" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
LLVM
R600
CPP
stmt_completion
GPU
11,105
[ "AMDGPU", "::", "SGPR0_SGPR1", ")", ",", "MVT", "::", "i64", ")", ";" ]
[ "SDValue", "SITargetLowering", "::", "LowerParameter", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "EVT", "MemVT", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "unsigned", "Offset", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", ...
LLVM
AArch64
TD
next_suggestion
CPU
11,106
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setsFlags", ";" ]
[ "class", "SUBP", "<", "bit", "setsFlags", ",", "string", "asm_instr", ",", "SDPatternOperator", "OpNode", ">", ":", "BaseTwoOperand", "<", "<NUM_LIT>", ",", "GPR64", ",", "asm_instr", ",", "OpNode", ",", "GPR64sp", ",", "GPR64sp", ">", "{", "let", "Inst", ...
LLVM
X86
TD
program_repair
CPU
11,107
[ "<FIXS>", "def", ":", "InstRW", "[", "ADLPWriteResGroup0", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "ADLPWriteResGroup0", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "ADLPWriteResGroup0", "...
GCC
i386
MD
next_suggestion
CPU
11,108
[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]" ]
[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
GCC
xtensa
CPP
next_suggestion
MPU
11,109
[ "default", ":" ]
[ "case", "FRAME_POINTER_REGNUM", ":", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "offset", "=", "frame_size", "-", "(", "WINDOW_SIZE", "*", "UNITS_PER_WORD", ")", "-", "cfun", "->", "machine", "->", "callee_save_size", ";", "else", "offset", "=", "<NUM_LIT>", ";", ...
LLVM
X86
CPP
stmt_completion
CPU
11,110
[ "(", ")", ";" ]
[ "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";"...
GCC
mips
MD
next_suggestion
CPU
11,111
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
MOS
CPP
next_suggestion
MPU
11,112
[ "if", "(", "I", "==", "FirstUseIdx", ")", "continue", ";" ]
[ "}", "else", "{", "First", "=", "Builder", ".", "buildInstr", "(", "IsDec", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "FirstUseIdx", ")", ")", ";", "}", "if", "(", "F...
LLVM
PowerPC
CPP
program_repair
CPU
11,113
[ "<FIXS>", "args_to_use", ".", "push_back", "(", "Hi", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "args_to_use", ".", "push_back", "(", "Lo", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]
[ "Args", "[", "i", "]", ".", "first", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "SDOperand", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "MVT", "::", "i32", ",", "Args",...
LLVM
Hexagon
TD
next_suggestion
DSP
11,114
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,115
[ "}" ]
[ "def", "A2_vraddub_acc", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", ...
GCC
loongarch
CPP
stmt_completion
CPU
11,116
[ "_", "_", "lsx_vdiv_h", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i" ]
LLVM
ARM
CPP
code_generation
CPU
11,117
[ "Optional", "<", "Instruction", "*", ">", "ARMTTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "using", "namespace", "PatternMatch", ";", "Intrinsic", "::", "ID", "IID", "=", "II", "....
[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]
GCC
frv
CPP
stmt_completion
VLIW
11,118
[ ";" ]
[ "case", "R_FRV_GOTLO", ":", "return", "<STR_LIT>", "gotlo", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC", ":", "return", "<STR_LIT>", "funcdesc", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOT12", ":", "return", "<STR_LIT>", "gotfuncdesc12", "<STR_LIT>", ";", "case", "...
LLVM
X86
TD
stmt_completion
CPU
11,119
[ "i32", "<NUM_LIT>", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v8f32", "(", "ffloor", "(", "loadv8f32", "addr", ":", "$", "src", ")", ")", ")", ",", "(", "VROUNDPSYm", "addr", ":", "$", "src", ",", "(" ]
LLVM
X86
CPP
stmt_completion
CPU
11,120
[ "(", ")", ";" ]
[ "FunctionPass", "*", "llvm", "::", "createX86CallFrameOptimization", "(", ")", "{", "return", "new", "X86CallFrameOptimization" ]
GCC
arm
MD
stmt_completion
CPU
11,121
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
GCC
pa
CPP
code_generation
CPU
11,122
[ "static", "int", "pa_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "unsigned", "int", "max_arg_words", "=", "<NUM_L...
[ "If", "this", "arg", "would", "be", "passed", "totally", "in", "registers", "or", "totally", "on", "the", "stack", ",", "then", "this", "routine", "should", "return", "zero", "." ]
GCC
rs6000
CPP
next_suggestion
CPU
11,123
[ "return", "(", "_", "_", "m128i", ")", "result", ";" ]
[ "if", "(", "_", "_", "builtin_constant_p", "(", "_", "_", "B", ")", ")", "rshift", "=", "(", "_", "_", "v8hu", ")", "vec_splat_s16", "(", "_", "_", "B", ")", ";", "else", "rshift", "=", "vec_splats", "(", "(", "unsigned", "short", ")", "_", "_", ...
LLVM
Hexagon
TD
next_suggestion
DSP
11,124
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vavghcr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
11,125
[ "NewR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";" ]
[ "LatticeCell", "LS2", ",", "LS3", ";", "bool", "HasC2", "=", "getCell", "(", "R2", ",", "Inputs", ",", "LS2", ")", ",", "HasC3", "=", "getCell", "(", "R3", ",", "Inputs", ",", "LS3", ")", ";", "if", "(", "!", "HasC2", "&&", "!", "HasC3", ")", "...
LLVM
X86
CPP
next_suggestion
CPU
11,126
[ "}" ]
[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported gather op", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "I...
GCC
avr
MD
stmt_completion
MPU
11,127
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "set", "(", "reg", ":", "HI", "<NUM_LIT>", ")", "(", "mod", ":", "HI", "(", "reg", ":", "HI", "<NUM_LIT>", ")", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "(", "clobber"...
LLVM
AMDGPU
CPP
next_suggestion
GPU
11,128
[ "}" ]
[ "}", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
11,129
[ "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "WebAssembly", "::", "SHR_S_I32", ")", ",", "Right", ")", ".", "addReg", "(", "Left", ")", ".", "addReg", "(", "Imm", ")", ";...
[ "return", "<NUM_LIT>", ";", "}", "Register", "Imm", "=", "createResultReg", "(", "&", "WebAssembly", "::", "I32RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(",...
LLVM
MBlaze
CPP
next_suggestion
MPU
11,130
[ "return", "MBlazeOperand", "::", "CreateFslImm", "(", "EVal", ",", "S", ",", "E", ")", ";" ]
[ "MBlazeOperand", "*", "MBlazeAsmParser", "::", "ParseFsl", "(", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "sw...
GCC
mips
CPP
stmt_completion
CPU
11,131
[ "=", "after", ";" ]
[ "static", "void", "mips_avoid_hazard", "(", "rtx_insn", "*", "after", ",", "rtx_insn", "*", "insn", ",", "int", "*", "hilo_delay", ",", "rtx", "*", "delayed_reg", ",", "rtx", "lo_reg", ",", "bool", "*", "fs_delay", ")", "{", "rtx", "pattern", ",", "set",...
GCC
c6x
MD
next_suggestion
VLIW
11,132
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "truncate", ":", "HQ", "(", "match_operand", ":", "SQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "fract_convert", ":", "SQ", "(", "match_operand", ":", "HQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "UNSPEC_REAL_MULT"...
LLVM
ARM
CPP
next_suggestion
CPU
11,133
[ "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";" ]
[ "if", "(", "!", "SelectAddrMode6", "(", "N", ",", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ",", "MemAddr", ",", "Align", ")", ")", "return", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", ...
LLVM
ARCompact
CPP
code_generation
MPU
11,134
[ "void", "ARCompactFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(...
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
GCC
nds32
MD
next_suggestion
CPU
11,135
[ "}", ")" ]
[ "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "emit_insn", "(", "gen_kcrsa16_1_be", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_kcrsa16_1_le", "(...
LLVM
ARM
CPP
next_suggestion
CPU
11,136
[ "if", "(", "I", "==", "B", ")", "{" ]
[ "MachineInstr", "*", "MI", "=", "MRI", "->", "getUniqueVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "CmpMask", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "!", "isSuitableForMask", "(", "MI", ",", ...
LLVM
X86
CPP
code_generation
CPU
11,137
[ "int", "X86TTIImpl", "::", "getScalarizationOverhead", "(", "Type", "*", "Ty", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "assert", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", "Can only scalarize vectors", "<STR_LIT>", ")", ";", ...
[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]
LLVM
Mips
CPP
next_suggestion
CPU
11,138
[ "return", "MCDisassembler", "::", "Success", ";" ]
[ "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "COP2RegClassID", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "Mips...
LLVM
Teak
CPP
next_suggestion
DSP
11,139
[ "}" ]
[ "addPass", "(", "createTeakOptimizeMovImmPass", "(", ")", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";" ]
GCC
powerpcspe
MD
next_suggestion
CPU
11,140
[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V8HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "["...
LLVM
ARM
CPP
stmt_completion
CPU
11,141
[ "false", ";" ]
[ "}", "else", "if", "(", "NegativeOK", ")", "{", "if", "(", "UserOffset", "-", "TrialOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "return" ]
LLVM
JVM
CPP
stmt_completion
Virtual ISA
11,142
[ "<STR_LIT>", "<<", "BB", "->", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]
[ "for", "(", "BasicBlock", "*", "BB", ":", "RPOT", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Block Name : " ]
LLVM
AArch64
TD
stmt_completion
CPU
11,143
[ "$", "MRm", ")", ",", "OpImm", ":", "$", "Imm", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "ResTy", "(", "fma", "(", "ResTy", "(", "vector_extract", "(", "OpTy", "VPR128", ":", "$", "MRm", ")", ",", "OpImm", ":", "$", "Imm", ")", ")", ",", "(", "ResTy", "FPRC", ":", "$", "Rn", ")", ",", "(", "ResTy", "F...
LLVM
X86
TD
stmt_completion
CPU
11,144
[ "i64immSExt32", ":", "$", "src", ",", "addr", ":", "$", "dst", ")", "]", ">", ";" ]
[ "def", "MOV64mi32", ":", "RIi32", "<", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ",", "i64i32imm", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store" ]
GCC
aarch64
MD
stmt_completion
CPU
11,145
[ ")", ")", ")", "]" ]
[ "(", "if_then_else", ":", "VALLDI", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "VALLDI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VALLDI", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":",...
GCC
c6x
MD
next_suggestion
VLIW
11,146
[ "rtx", "t", "=", "c6x_expand_compare", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")" ]
[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM
CellSPU
TD
stmt_completion
MPU
11,147
[ ",", "OOL", ",", "IOL", ",", "<STR_LIT>", ",", "ImmLoad", ",", "pattern", ">", ";" ]
[ "class", "ILHUInst", "<", "dag", "OOL", ",", "dag", "IOL", ",", "list", "<", "dag", ">", "pattern", ">", ":", "RI16Form", "<", "<NUM_LIT>" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
11,148
[ "&&", "(", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", ";" ]
[ "return", "Ty", "->", "isVectorTy", "(", ")", "&&", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")" ]
LLVM
ARM
TD
next_suggestion
CPU
11,149
[ "}" ]
[ "def", "TRAP", ":", "AXI", "<", "(", "outs", ")", ",", "(", "ins", ")", ",", "MiscFrm", ",", "NoItinerary", ",", "<STR_LIT>", ",", "[", "(", "trap", ")", "]", ">", ",", "Requires", "<", "[", "IsARM", ",", "DontUseNaClTrap", "]", ">", "{", "let", ...
LLVM
X86
CPP
next_suggestion
CPU
11,150
[ "}" ]
[ "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "return", "X86SelectLoad", "(", "I", ")", ";", "case", "Instruction", "::", "Store", ":", "return", "X86SelectStore", "(", "I", ")", ";", "case", "Instruction", "::", "ICmp", ":", "c...
GCC
h8300
CPP
stmt_completion
MPU
11,151
[ "(", "i2", ")", "&&", "onlyjump_p", "(", "i2", ")", ")", ";" ]
[ "i2", "=", "next_nonnote_insn", "(", "i1", ")", ";", "if", "(", "i2", "==", "NULL", ")", "return", "<NUM_LIT>", ";", "i3", "=", "next_nonnote_insn", "(", "i2", ")", ";", "if", "(", "i3", "==", "NULL", ")", "return", "<NUM_LIT>", ";", "return", "(", ...
LLVM
ARM64
TD
next_suggestion
CPU
11,152
[ "}", "]", ",", "logical_imm32_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
[ "def", "logical_imm32_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "ARM64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "...
GCC
powerpcspe
CPP
stmt_completion
CPU
11,153
[ ";" ]
[ "static", "rtx", "paired_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "enum", "rs6000_builtins", ...
GCC
mips
CPP
code_generation
CPU
11,154
[ "static", "rtx_insn", "*", "mips16_emit_constants_1", "(", "machine_mode", "mode", ",", "rtx", "value", ",", "rtx_insn", "*", "insn", ")", "{", "if", "(", "SCALAR_INT_MODE_P", "(", "mode", ")", "||", "ALL_SCALAR_FIXED_POINT_MODE_P", "(", "mode", ")", ")", "{",...
[ "Output", "constant", "VALUE", "after", "instruction", "INSN", "and", "return", "the", "last", "instruction", "emitted", ".", "MODE", "is", "the", "mode", "of", "the", "constant", "." ]
LLVM
X86
CPP
next_suggestion
CPU
11,155
[ "SDLoc", "dl", "(", "N", ")", ";" ]
[ "EVT", "SrcSVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "SrcSVT", "==", "MVT", "::", "i1", "||", "!", "isa", "<", "ConstantSDNode", ">", "("...
LLVM
BPF
CPP
stmt_completion
Virtual ISA
11,156
[ ")", ";" ]
[ "if", "(", "STI", ".", "getHasAlu32", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i32", ",", "STI", ".", ...
LLVM
Hexagon
CPP
code_generation
DSP
11,157
[ "void", "HexagonFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasAlloca", ...
[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]
GCC
nds32
CPP
stmt_completion
CPU
11,158
[ "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "code", "=", "GET_CODE", "(", "address", ")", ";", "switch", "(", "code", ")", "{", "case", "POST_MODIFY", ":", "case", "POST_INC", ":", "case", "POST_DEC", ":", "return", "<NUM_LIT>", ";", "case", "SYMBOL_REF", ":", "return", "COSTS_N_INSNS", "(", "<NUM_L...
LLVM
AArch64
CPP
stmt_completion
CPU
11,159
[ "Val", ")", ";" ]
[ "void", "addLogicalImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cas...
LLVM
AMDGPU
CPP
stmt_completion
GPU
11,160
[ ";" ]
[ "bool", "has16BitInsts", "(", ")", "const", "{", "return", "Has16BitInsts" ]
LLVM
Mips
CPP
next_suggestion
CPU
11,161
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPAQ_SA_L_W", "<STR_LIT>", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DivRemU", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DivRem16", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return"...
LLVM
ARM
CPP
stmt_completion
CPU
11,162
[ "(", "Mask", ")", ")", ";" ]
[ "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "C...
LLVM
AArch64
CPP
program_repair
CPU
11,163
[ "<FIXS>", "unsigned", "FPAdjust", "=", "AFI", "->", "getCalleeSavedStackSize", "(", "MF", ".", "getFrameInfo", "(", ")", ")", "-", "AFI", "->", "getCalleeSaveBaseToFrameRecordOffset", "(", ")", ";", "<FIXE>" ]
[ "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "IsWin64", "?", "alignTo", "(", "AFI", "->", "getVarArgsGPRSize", "(", ")", ...
LLVM
AArch64
CPP
next_suggestion
CPU
11,164
[ "for", "(", "auto", "Reg", ":", "Ord", ")", "{" ]
[ "BitVector", "AvailableRegs", "=", "RS", ".", "getRegsAvailable", "(", "TRI", "->", "getRegClass", "(", "RegClassID", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "G", "->", "getStart", "(", ")", ",", "E", "=", "G", "->", ...
GCC
h8300
MD
next_suggestion
MPU
11,165
[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]
[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", ...
LLVM
Lanai
CPP
stmt_completion
CPU
11,166
[ ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]
[ "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "const", "Value", "*", "SV",...
LLVM
PowerPC
CPP
stmt_completion
CPU
11,167
[ ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ";" ]
[ "const", "unsigned", "*", "PPCInstrInfo", "::", "getLoadOpcodesForSpillArray", "(", ")", "const", "{", "static", "const", "unsigned", "OpcodesForSpill", "[", "<NUM_LIT>", "]", "[", "SOK_LastOpcodeSpill", "]", "=", "{", "{", "PPC", "::", "LWZ", ",", "PPC", "::"...
LLVM
PIC16
CPP
next_suggestion
MPU
11,168
[ "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "MVT", "::", "i8", ",", "Op", ".", "getOperand", "(", "MemOp", "^", "<NUM_LIT>", ")", ",", "NewVal", ")", ";" ]
[ "unsigned", "MemOp", "=", "<NUM_LIT>", ";", "if", "(", "NeedToConvertToMemOp", "(", "Op", ",", "MemOp", ",", "DAG", ")", ")", "{", "SDValue", "NewVal", "=", "ConvertToMemOperand", "(", "Op", ".", "getOperand", "(", "MemOp", ")", ",", "DAG", ",", "dl", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
11,169
[ "raw_ostream", "&", "O", ")", "const", "{" ]
[ "void", "HexagonInstPrinter", "::", "printUnsignedImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", "," ]
GCC
mips
MD
stmt_completion
CPU
11,170
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
LLVM
AArch64
CPP
next_suggestion
CPU
11,171
[ "if", "(", "UnscaledLdOffset", "==", "UnscaledStOffset", ")", "{" ]
[ "LoadI", "->", "eraseFromParent", "(", ")", ";", "return", "NextI", ";", "}", "BitExtMI", "=", "BuildMI", "(", "*", "LoadI", "->", "getParent", "(", ")", ",", "LoadI", ",", "LoadI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsStor...
LLVM
ARM
CPP
next_suggestion
CPU
11,172
[ "}", "else", "CPEBB", "->", "setAlignment", "(", "getCPELogAlign", "(", "&", "*", "CPEBB", "->", "begin", "(", ")", ")", ")", ";" ]
[ "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "CPEBB", ",", "-", "Size", ")", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ...
GCC
i386
CPP
stmt_completion
CPU
11,173
[ "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vcvttph2dq256_mask", "(", "_", "_", "A", ",", "(", "_", "_", "v8si", ")", "_", "mm256_setzero_si256", "(", ")", ",", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,174
[ "let", "addrMode", "=", "BaseImmOffset", ";" ]
[ "def", "L2_ploadrht_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", "...
LLVM
ARM64
CPP
next_suggestion
CPU
11,175
[ "}" ]
[ "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
11,176
[ "}", "=", "<NUM_LIT>", ";" ]
[ "class", "MVE_VCMPqqu", "<", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ">", ":", "MVE_VCMPqq", "<", "suffix", ",", "<NUM_LIT>", ",", "size", ",", "pred_basic_u", ">", "{", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
11,177
[ "}" ]
[ "let", "ParserMatchClass", "=", "BranchTarget26Operand", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]
GCC
i386
MD
next_suggestion
CPU
11,178
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
GCC
nios2
MD
stmt_completion
MPU
11,179
[ "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "return", ")", "(", "set", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "match_operand", "<...
GCC
aarch64
MD
next_suggestion
CPU
11,180
[ "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "]", ")" ]
[ "(", "V8QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")" ]
LLVM
PowerPC
TD
stmt_completion
CPU
11,181
[ "<NUM_LIT>", ",", "<STR_LIT>", ",", "int_ppc_qpx_qvfxxcpnmadd", ">", ";" ]
[ "def", "QVFXXCPNMADD", ":", "QPXA1_Int", "<", "<NUM_LIT>", "," ]
LLVM
X86
CPP
next_suggestion
CPU
11,182
[ "}" ]
[ "if", "(", "UseVZeroUpper", ")", "addPass", "(", "createX86IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86FixupBWInsts", "(", ")", ")", ";", "addPass", "("...
LLVM
Hexagon
TD
stmt_completion
DSP
11,183
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM
SystemZ
TD
stmt_completion
CPU
11,184
[ ">", ";" ]
[ "def", "Y", ":", "StoreSIY", "<", "mnemonic", "#", "<STR_LIT>", ",", "siyOpcode", ",", "operator", ",", "imm" ]
GCC
mips
MD
next_suggestion
CPU
11,185
[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
program_repair
CPU
11,186
[ "<FIXS>", "<FIXE>", "<FIXS>", "addExpr", "(", "Inst", ",", "Memory", ".", "OffsetImm", ")", ";", "<FIXE>" ]
[ "return", ";", "}", "<BUGS>", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "<NUM_LIT>", ";", "<BUGE>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ...
LLVM
AArch64
TD
next_suggestion
CPU
11,187
[ "}" ]
[ "def", "Wrx", ":", "BaseAddSubEReg", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR32sp", ",", "GPR32sp", ",", "arith_extended_reg32_i32", ",", "mnemonic", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
mips
MD
next_suggestion
CPU
11,188
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
program_repair
CPU
11,189
[ "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SUB", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "<FIXE>" ]
[ "}", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "<BUGE>", "<STR_LIT>", "::", "<STR_LIT>", "ShOpcVal", "=...
GCC
i386
CPP
stmt_completion
CPU
11,190
[ ")", "_", "_", "B", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_shldv_epi16", "(", "_", "_", "m256i", "_", "_", ...
LLVM
PowerPC
TD
stmt_completion
CPU
11,191
[ ",", "InstrItinClass", "itin", ">", ":", "I", "<", "opcode", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ">", "{" ]
[ "class", "XForm_mbar", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr" ]
LLVM
X86
CPP
stmt_completion
CPU
11,192
[ "MODE_32BIT", ")", ";" ]
[ "static", "MCDisassembler", "*", "createX86_32Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "X86Disassembler", "::", "X86GenericDisassembler", "(", "STI", "," ]
GCC
aarch64
CPP
stmt_completion
CPU
11,193
[ "_", "b", ")", ";" ]
[ "return", "_", "_", "builtin_aarch64_fcvtzshfdi", "(", "_", "_", "a", ",", "_" ]
GCC
s390
MD
stmt_completion
MPU
11,194
[ "QI", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "max_uint", "[", "(", "HI", "<STR_LIT>", ")", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,195
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM
Hexagon
TD
stmt_completion
DSP
11,196
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
GCC
rs6000
MD
next_suggestion
CPU
11,197
[ "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_MTVSCR", ")", ")", "]" ]
[ "[", "(", "set", "(", "reg", ":", "SI", "VSCR_REGNO", ")", "(", "unspec_volatile", ":", "SI" ]
GCC
aarch64
CPP
program_repair
CPU
11,198
[ "<FIXS>", "or", "ig_body_cost", ",", "&", "body_cost", ",", "&", "should_disparage", ")", ";", "<FIXE>" ]
[ "<STR_LIT>", "Neoverse V1 estimate:\\n", "<STR_LIT>", ")", ";", "auto", "vf_factor", "=", "m_ops", "[", "<NUM_LIT>", "]", ".", "vf_factor", "(", ")", ";", "adjust_body_cost_sve", "(", "&", "m_ops", "[", "<NUM_LIT>", "]", ",", "scalar_cycles_per_iter", "*", "vf_f...
LLVM
AArch64
CPP
program_repair
CPU
11,199
[ "<FIXS>", "assert", "(", "Subtarget", ".", "isSVEorStreamingSVEAvailable", "(", ")", "&&", "<FIXE>" ]
[ "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "<BUGS>", "assert", "(", "Subtarget", ".", ...