Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Hexagon
TD
next_suggestion
DSP
11,300
[ "}" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",",...
LLVM
X86
CPP
next_suggestion
CPU
11,301
[ "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "if", "(", "isOneConstant", "(", "RHS", ")", ")", "{", "X86Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "X86Cond", "=", "X86", "::", "COND_O", ";", "break", ";", "}", "X86Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "X86Cond", "=", "X86", "...
LLVM
PowerPC
CPP
next_suggestion
CPU
11,302
[ "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", "Darwin64_CalleeSavedRegClasses", ":" ]
[ "static", "const", "TargetRegisterClass", "*", "const", "SVR4_CalleeSavedRegClasses", "[", "]", "=", "{", "&", "PPC", "::", "GPRCRegClass", ",", "&", "PPC", "::", "GPRCRegClass", ",", "&", "PPC", "::", "GPRCRegClass", ",", "&", "PPC", "::", "GPRCRegClass", "...
LLVM
AArch64
CPP
program_repair
CPU
11,303
[ "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MF", ".", "hasEHFunclets", "(", ")", ")", "{", "<FIXE>" ]
[ "bool", "AArch64RegisterInfo", "::", "hasBasePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<BUGS>", "<BUGE>", "<BUGS>", "if", "(", "MFI", ".",...
GCC
rs6000
MD
stmt_completion
CPU
11,304
[ "<STR_LIT>", ")" ]
[ "(", "define_automaton" ]
GCC
avr
MD
next_suggestion
MPU
11,305
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "...
LLVM
PowerPC
CPP
program_repair
CPU
11,306
[ "<FIXS>", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "<FIXE>" ]
[ "setOperationAction", "(", "ISD", "::", "SETCC", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "<BUGS>", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR...
LLVM
Mips
TD
stmt_completion
CPU
11,307
[ "AssemblerPredicate", "<", "<STR_LIT>", ">", ";" ]
[ "def", "HasMips32r5", ":", "Predicate", "<", "<STR_LIT>", ">", "," ]
LLVM
AArch64
TD
next_suggestion
CPU
11,308
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>...
GCC
sh
CPP
next_suggestion
CPU
11,309
[ "}" ]
[ "static", "short", "high_pressure", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "(", "REG_N_SETS", "(", "<NUM_LIT>", ")", "-", "REG_N_DEATHS", "(", "<NUM_LIT>", ")", ")", ">=", "R0_MAX_LIFE_REGIONS", "&&", "REG_LIVE_LENGTH", "(", "<NUM_LIT>", ")"...
LLVM
Hexagon
CPP
stmt_completion
DSP
11,310
[ "const", "{" ]
[ "unsigned", "getNextStackOffset", "(", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,311
[ "let", "InputType", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
11,312
[ "return", "isUntypedPointerTy", "(", "Ty", ")", "?", "TypedPointerType", "::", "get", "(", "IntegerType", "::", "getInt8Ty", "(", "Ty", "->", "getContext", "(", ")", ")", ",", "getPointerAddressSpace", "(", "Ty", ")", ")", ":", "Ty", ";" ]
[ "inline", "Type", "*", "toTypedPointer", "(", "Type", "*", "Ty", ")", "{", "if", "(", "Type", "*", "NewTy", "=", "applyWrappers", "(", "Ty", ")", ";", "NewTy", "!=", "Ty", ")", "return", "NewTy", ";" ]
GCC
c4x
MD
stmt_completion
DSP
11,313
[ "<STR_LIT>", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
11,314
[ "bits", "<", "<NUM_LIT>", ">", "Pm", ";" ]
[ "class", "sme_fp_outer_product_inst", "<", "bit", "S", ",", "bit", "sz", ",", "MatrixTileOperand", "za_ty", ",", "ZPRRegOp", "zpr_ty", ",", "string", "mnemonic", ">", ":", "I", "<", "(", "outs", "za_ty", ":", "$", "ZAda", ")", ",", "(", "ins", "PPR3bAny"...
LLVM
AArch64
CPP
next_suggestion
CPU
11,315
[ "}" ]
[ "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "break", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "break",...
GCC
rs6000
CPP
stmt_completion
CPU
11,316
[ ",", "eqrtx", ",", "cond", ")", ")", ";" ]
[ "j", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "library_call_ref", ")", ")", ";", "JUMP_LABEL", "(", "j", ")", "=", "library_call_label", ";", "LABEL_NUSES", "(", "library_call_label", ")", "+=", "<NUM_LIT>", ";", "emit_barrier", "(", ")",...
LLVM
HSAIL
CPP
code_generation
Virtual ISA
11,317
[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "HSAIL Always Inline Pass", "<STR_LIT>", ";", "}" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM
PowerPC
CPP
next_suggestion
CPU
11,318
[ "}" ]
[ "EVT", "VT", "=", "VA", ".", "getValVT", "(", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", ...
LLVM
Cpu0
CPP
next_suggestion
CPU
11,319
[ "Op", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ",", "true", ")", ";" ]
[ "O", "<<", "Op", ".", "getImm", "(", ")", ";", "return", ";", "}", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "unknown operand kind in printOperand", "<STR_LIT>", ")", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
11,320
[ "}" ]
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "ShiftedImmAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR", ",", "i32imm", ")", ";" ]
GCC
stormy16
CPP
code_generation
CPU
11,321
[ "int", "direct_return", "(", "void", ")", "{", "return", "(", "reload_completed", "&&", "xstormy16_compute_stack_layout", "(", ")", ".", "frame_size", "==", "<NUM_LIT>", ")", ";", "}" ]
[ "Return", "non-zero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", "." ]
GCC
i386
MD
next_suggestion
CPU
11,322
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
11,323
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", ...
LLVM
Hexagon
TD
next_suggestion
DSP
11,324
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_vrminuh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "IntRegs", ":", "$", "Ru32", ")", ",", "<STR_LIT>", ",", "tc_5b5...
LLVM
Hexagon
TD
next_suggestion
DSP
11,325
[ "let", "addrMode", "=", "PostInc", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
Mips
TD
stmt_completion
CPU
11,326
[ "MSA128HOpnd", ",", "MSA128HOpnd", ">", ";" ]
[ "class", "DPSUB_U_W_DESC", ":", "MSA_3R_4R_DESC_BASE", "<", "<STR_LIT>", ",", "int_mips_dpsub_u_w", ",", "MSA128WOpnd", "," ]
LLVM
AArch64
CPP
stmt_completion
CPU
11,327
[ "getPassRegistry", "(", ")", ")", ";" ]
[ "AArch64ConditionalCompares", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeAArch64ConditionalComparesPass", "(", "*", "PassRegistry", "::" ]
LLVM
Mips
CPP
next_suggestion
CPU
11,328
[ "return", "<NUM_LIT>", ";" ]
[ "unsigned", "MipsAsmParser", "::", "getATReg", "(", "SMLoc", "Loc", ")", "{", "unsigned", "ATIndex", "=", "AssemblerOptions", ".", "back", "(", ")", "->", "getATRegNum", "(", ")", ";", "if", "(", "ATIndex", "==", "<NUM_LIT>", ")", "{", "reportParseError", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
11,329
[ "}" ]
[ "bool", "noreturnStackElim", "(", ")", "const", "{", "return", "NoreturnStackElim", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
11,330
[ "case", "ARM", "::", "VSTMQIA", ":" ]
[ "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", ...
LLVM
JVM
CPP
next_suggestion
Virtual ISA
11,331
[ "BasicBlock", "*", "InBlk", "=", "I", ".", "getIncomingBlock", "(", "i", ")", ";" ]
[ "PHINode", "&", "I", "=", "cast", "<", "PHINode", ">", "(", "Inst", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "&", "entry", ",", "entry", ".", "begin", "(", ")", ")", ";", "AllocaInst", "*", "NewVar", "=", "IRB", ".", "CreateAlloca", "(", "I",...
LLVM
Sparc
CPP
next_suggestion
CPU
11,332
[ "SDValue", "FrameAddr", "=", "getFRAMEADDR", "(", "depth", "-", "<NUM_LIT>", ",", "Op", ",", "DAG", ",", "Subtarget", ",", "true", ")", ";" ]
[ "static", "SDValue", "LowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "SparcTargetLowering", "&", "TLI", ",", "const", "SparcSubtarget", "*", "Subtarget", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachi...
LLVM
ARM
TD
stmt_completion
CPU
11,333
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_28", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bit_21_20", ";", "let", "Inst", "{", "<NUM_LIT>", "-"...
LLVM
Hexagon
CPP
stmt_completion
DSP
11,334
[ ",", "false", ")", ";" ]
[ "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
11,335
[ "(", "MF", ")", ";" ]
[ "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "if", "(", "!", "PPCSubTarget", "->", "isSVR4ABI", "(", ")", ")", "InsertVRSaveCode" ]
LLVM
PowerPC
TD
stmt_completion
CPU
11,336
[ "v16i8", "(", "COPY_TO_REGCLASS", "$", "S", ",", "VRRC", ")", ")", ",", "BE_VDWORD_PERM_VEC", ")", ")", ";" ]
[ "dag", "LE_VARIABLE_FLOAT", "=", "(", "XSCVSPDPN", "LE_VFLOAT_PERMUTE", ")", ";", "dag", "LE_VDOUBLE_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "(", "v16i8", "(", "COPY_TO_REGCLASS", "$", "S", ",", "VRRC", ")", ")", ",", "(", "v16i8", "(", "COPY_TO_REGCLASS"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
11,337
[ "false", ";" ]
[ "bool", "AMDGPUPostLegalizerCombinerInfo", "::", "combine", "(", "GISelChangeObserver", "&", "Observer", ",", "MachineInstr", "&", "MI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ",", "KB", ",", ...
LLVM
Hexagon
TD
next_suggestion
DSP
11,338
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vavgh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_6132ba3d", ",", "TypeALU64", ">", ",", "E...
GCC
nios2
MD
next_suggestion
MPU
11,339
[ "rtx", "x", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "return", ")", "(", "set", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "match_operand", "<...
GCC
pa
CPP
next_suggestion
CPU
11,340
[ "}" ]
[ "if", "(", "size", ">=", "(", "<NUM_LIT>", "<<", "(", "HOST_BITS_PER_INT", "-", "<NUM_LIT>", ")", ")", ")", "size", "=", "<NUM_LIT>", ";", "return", "(", "int", ")", "CEIL", "(", "size", ",", "UNITS_PER_WORD", ")", ";" ]
GCC
sparc
MD
stmt_completion
CPU
11,341
[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", ...
LLVM
ARM
TD
stmt_completion
CPU
11,342
[ "=", "n", ";" ]
[ "dag", "Iops", "=", "Io", ";", "string", "syntax", "=", "sy", ";", "string", "cstr", "=", "c", ";", "string", "id_suffix" ]
LLVM
ARM64
CPP
next_suggestion
CPU
11,343
[ "}" ]
[ "static", "bool", "isVShiftLImm", "(", "SDValue", "Op", ",", "EVT", "VT", ",", "bool", "isLong", ",", "int64_t", "&", "Cnt", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "vector shift count is not a vector type", "<STR_LIT>", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
11,344
[ "}" ]
[ "Top", ".", "ResourceModel", "=", "new", "VLIWResourceModel", "(", "TM", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";", "Bot", ".", "ResourceModel", "=", "new", "VLIWResourceModel", "(", "TM", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";"...
LLVM
ARM
TD
stmt_completion
CPU
11,345
[ ",", "<NUM_LIT>", ">", ",", "Requires", "<", "[", "HasFPRegs", "]", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "VLDMSIA_UPD", "SP", ",", "pred", ":", "$", "p", ",", "spr_reglist", ":", "$", "r", ")" ]
LLVM
X86
CPP
stmt_completion
CPU
11,346
[ ")", ";" ]
[ "SDValue", "InputVector", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "EltIdx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "CIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "EltIdx", ")", ";", ...
LLVM
AArch64
TD
stmt_completion
CPU
11,347
[ "$", "Rt", ",", "GPR64sp", ":", "$", "Rn", ",", "simm9s16", ":", "$", "offset", ")", ">", ";" ]
[ "def", "PostIndex", ":", "BaseMemTagStore", "<", "opc1", ",", "<NUM_LIT>", ",", "insn", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "(", "outs", "GPR64sp", ":", "$", "wback", ")", ",", "(", "ins", "GPR64sp", ":" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,348
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "def", "L4_ploadrit_abs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_7646c131", ",", "TypeLD", ">", ",", "Enc_2301d6...
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
11,349
[ "}" ]
[ "void", "replaceBranchTargets", "(", "BasicBlock", "*", "BB", ",", "const", "SmallPtrSet", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "&", "ToReplace", ",", "BasicBlock", "*", "NewTarget", ")", "{", "auto", "*", "T", "=", "BB", "->", "getTerminator", "...
LLVM
R600
CPP
next_suggestion
GPU
11,350
[ "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "RegClassID", ",", "MVT", "::", "i32", ")", ";" ]
[ "AddLoArgs", ".", "push_back", "(", "SDValue", "(", "Lo1", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_ADD_I32", ",", "DL", ",", "VTList", ",", "AddLoArgs", ")", ";", "SDValue", ...
LLVM
X86
CPP
next_suggestion
CPU
11,351
[ "return", "DAG", ".", "UpdateNodeOperands", "(", "atomic", ",", "fence", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "atomic", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "atomic", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "default", ":", "return", "SDValue", "(", ")", ";", "}", "SDValue", "fence", "=", "atomic", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "fence", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "MEMBARRIER", ")", "return", "SDValue", "(", ...
LLVM
X86
CPP
stmt_completion
CPU
11,352
[ "getMaxByValAlign", "(", "Ty", ",", "Align", ")", ";" ]
[ "}", "unsigned", "Align", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "hasSSE1", "(", ")", ")" ]
LLVM
ARM
CPP
code_generation
CPU
11,353
[ "bool", "ARMFixCortexA57AES1742098", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "***** ARMFixCortexA57AES1742098 *****\\n", "<STR_LIT>", ")", ";", "auto", "&", "STI", "=", "F", ...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
SIC
CPP
next_suggestion
CPU
11,354
[ "}" ]
[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "LDi", ")", ",", "T", ")", ".", "addImm", "(", "-", "Amount", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "LDi4", ")", ",", "T", ")"...
LLVM
M88k
CPP
next_suggestion
MPU
11,355
[ "MI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", ...
[ "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_GLOBAL_VALUE", "&&", "<STR_LIT>", "Unexpected G code", "<STR_LIT>", ")", ";", "const", "GlobalValue", "*", "GV", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGloba...
LLVM
ARM
CPP
stmt_completion
CPU
11,356
[ "NodeTys", ",", "Chain", ",", "Flag", ")", ";" ]
[ "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT",...
LLVM
AArch64
TD
next_suggestion
CPU
11,357
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "imm", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]
LLVM
SIC
CPP
next_suggestion
CPU
11,358
[ "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasCalls", "(", ")", ")", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "void", "SICFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",...
LLVM
AMDGPU
CPP
stmt_completion
GPU
11,359
[ ")", "{" ]
[ "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "FullFS", "(", "<STR_LIT>", "+promote-alloca,+fp64...
LLVM
R600
CPP
stmt_completion
GPU
11,360
[ "{" ]
[ "continue", ";", "}", "reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "reg", "==", "AMDGPU", "::", "VCC", ")", "{", "VCCUsed", "=", "true", ";", "continue", ";", "}", "switch", "(", "reg", ")", "{", "default", ":", "break", ";", "cas...
LLVM
X86
CPP
next_suggestion
CPU
11,361
[ "return", "true", ";" ]
[ "static", "bool", "matchBitOpReduction", "(", "SDValue", "Op", ",", "ISD", "::", "NodeType", "BinOp", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "SrcOps", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", ";", "DenseMap", "<", ...
LLVM
M88k
CPP
code_generation
MPU
11,362
[ "void", "M88kInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")", ...
[ "}", "Branch", "Analysis", "&", "Modification" ]
LLVM
Mips
CPP
stmt_completion
CPU
11,363
[ "::", "reloc_mips_26", ";" ]
[ "unsigned", "MipsELFWriterInfo", "::", "getAbsoluteLabelMachineRelTy", "(", ")", "const", "{", "return", "Mips" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,364
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
Hexagon
TD
stmt_completion
DSP
11,365
[ "=", "<NUM_LIT>", ";" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ...
GCC
i386
MD
stmt_completion
CPU
11,366
[ ")", ")", ")", ")" ]
[ "(", "and", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
11,367
[ "}" ]
[ "def", "arith_extend", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "ExtendOperand", ";" ]
GCC
nds32
MD
stmt_completion
CPU
11,368
[ ")" ]
[ "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "emit_insn", "(", "gen_kma_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ","...
LLVM
R600
CPP
next_suggestion
GPU
11,369
[ "}" ]
[ "const", "AMDGPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
11,370
[ "}", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ...
LLVM
Hexagon
TD
next_suggestion
DSP
11,371
[ "}" ]
[ "def", "M2_dpmpyss_rnd_s0", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_bafaade3", ",", "TypeM", ">", ",", "Enc_5ab2...
GCC
rs6000
MD
next_suggestion
CPU
11,372
[ "(", "set", "(", "mem", ":", "V4SI", "(", "plus", ":", "P", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "clobber", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")" ]
GCC
arm
CPP
code_generation
CPU
11,373
[ "static", "rtx", "emit_multi_reg_push", "(", "unsigned", "long", "mask", ",", "unsigned", "long", "dwarf_regs_mask", ")", "{", "int", "num_regs", "=", "<NUM_LIT>", ";", "int", "num_dwarf_regs", "=", "<NUM_LIT>", ";", "int", "i", ",", "j", ";", "rtx", "par", ...
[ "Generate", "and", "emit", "an", "insn", "that", "we", "will", "recognize", "as", "a", "push_multi", ".", "Unfortunately", ",", "since", "this", "insn", "does", "not", "reflect", "very", "well", "the", "actual", "semantics", "of", "the", "operation", ",", ...
GCC
h8300
MD
next_suggestion
MPU
11,374
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "plus", ":", "SI", "(", "and", ":", "SI", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,375
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_pxorfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...
GCC
rs6000
CPP
program_repair
CPU
11,376
[ "<FIXS>", "&&", "(", "SYMBOL_REF_P", "(", "x", ")", "||", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "<FIXE>" ]
[ "{", "return", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "!", "flag_pic", "&&", "!", "TARGET_TOC", "<BUGS>", "&&", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "<BUGE>", "&&", "small_data_operan...
LLVM
AArch64
TD
next_suggestion
CPU
11,377
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
11,378
[ "<STR_LIT>", ")", ";" ]
[ "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "CodeSize", "+=", "MI", ".", "getDesc", "(", ")", ".", "Size", ";", "unsigned", "numOperands", "=", "MI", "....
LLVM
SystemZ
TD
stmt_completion
CPU
11,379
[ "<NUM_LIT>", "}", "=", "I2", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "I1", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
GCC
rs6000
CPP
code_generation
CPU
11,380
[ "DEBUG_FUNCTION", "char", "*", "rs6000_debug_addr_mask", "(", "addr_mask_type", "mask", ",", "bool", "keep_spaces", ")", "{", "static", "char", "ret", "[", "<NUM_LIT>", "]", ";", "char", "*", "p", "=", "ret", ";", "if", "(", "(", "mask", "&", "RELOAD_REG_V...
[ "Inner", "function", "printing", "just", "the", "address", "mask", "for", "a", "particular", "reload", "register", "class", "." ]
LLVM
AVR
CPP
stmt_completion
MPU
11,381
[ "(", ")", ";" ]
[ "if", "(", "CallConv", "==", "CallingConv", "::", "AVR_INTR", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(",...
LLVM
Mips
CPP
stmt_completion
CPU
11,382
[ "MIPS Os16 Optimization", "<STR_LIT>", ";" ]
[ "return", "<STR_LIT>" ]
GCC
avr
CPP
stmt_completion
MPU
11,383
[ "-", "<NUM_LIT>", ";" ]
[ "pattern", "=", "SET_SRC", "(", "pattern", ")", ";", "if", "(", "true_regnum", "(", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", "&&", "true_regnum", "(", "XEXP", "(", "pattern", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", ...
LLVM
MSP430
TD
stmt_completion
MPU
11,384
[ ",", "<STR_LIT>", ",", "[", "(", "set", "GR8", ":", "$", "dst", ",", "imm", ":", "$", "src", ")", "]", ">", ";" ]
[ "def", "MOV8ri", ":", "I8ri", "<", "<NUM_LIT>", ",", "(", "outs", "GR8", ":", "$", "dst", ")", ",", "(", "ins", "i8imm", ":", "$", "src", ")" ]
GCC
i386
MD
program_repair
CPU
11,385
[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", ...
LLVM
SPIRV
CPP
code_generation
Virtual ISA
11,386
[ "MVT", "getVectorIdxTy", "(", "const", "DataLayout", "&", "DL", ")", "const", "override", "{", "return", "MVT", "::", "getIntegerVT", "(", "<NUM_LIT>", ")", ";", "}" ]
[ "Returns", "the", "type", "to", "be", "used", "for", "the", "index", "operand", "of", ":", "ISD", ":", ":INSERT_VECTOR_ELT", ",", "ISD", ":", ":EXTRACT_VECTOR_ELT", ",", "ISD", ":", ":INSERT_SUBVECTOR", ",", "and", "ISD", ":", ":EXTRACT_SUBVECTOR", "." ]
LLVM
X86
TD
stmt_completion
CPU
11,387
[ ";" ]
[ "def", "IsNotPIC", ":", "Predicate", "<", "<STR_LIT>", ">" ]
GCC
rs6000
MD
next_suggestion
CPU
11,388
[ "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "VSX_F", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Mips
CPP
stmt_completion
CPU
11,389
[ "PseudoSourceValue", ">", "(", "*", "I", ")", ")", "{" ]
[ "bool", "MemDefsUses", "::", "getUnderlyingObjects", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "const", "Value", "*", ">", "&", "Objects", ")", "const", "{", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", "||", "!", ...
LLVM
CSKY
CPP
code_generation
CPU
11,390
[ "unsigned", "CSKYInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "cas...
[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...
GCC
arm
CPP
stmt_completion
CPU
11,391
[ ")", ";" ]
[ "return", "(", "uint8x16_t", ")", "(", "_", "_", "a", "<=", "_", "_", "b" ]
GCC
i386
CPP
next_suggestion
CPU
11,392
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_adds_epi16", "(", "_", "_", "m256i", "_", "_", "...
GCC
bpf
MD
stmt_completion
Virtual ISA
11,393
[ "DF", "]", ")" ]
[ "(", "define_mode_iterator", "MM", "[", "QI", "HI", "SI", "DI", "SF" ]
LLVM
ARM
CPP
next_suggestion
CPU
11,394
[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "Lo", ",", "Hi", ")", ";" ]
[ "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "f64", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ",", "DAG", ".", "ge...
GCC
arm
CPP
next_suggestion
CPU
11,395
[ "else", "if", "(", "regno", "<=", "LAST_LO_VFP_REGNUM", ")", "return", "VFP_LO_REGS", ";" ]
[ "}", "if", "(", "TARGET_THUMB2", "&&", "regno", "<", "<NUM_LIT>", ")", "return", "LO_REGS", ";", "if", "(", "regno", "<=", "LAST_ARM_REGNUM", "||", "regno", "==", "FRAME_POINTER_REGNUM", "||", "regno", "==", "ARG_POINTER_REGNUM", ")", "return", "TARGET_THUMB2", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
11,396
[ "Wrong CountValue accessor", "<STR_LIT>", ")", ";" ]
[ "unsigned", "getSubReg", "(", ")", "const", "{", "assert", "(", "isReg", "(", ")", "&&", "<STR_LIT>" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
11,397
[ ")", ";" ]
[ "EVT", "PPCTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorElementTypeToIn...
LLVM
Hexagon
TD
stmt_completion
DSP
11,398
[ "}", ";" ]
[ "def", "J4_cmpeqn1_fp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...
LLVM
AArch64
TD
stmt_completion
CPU
11,399
[ "<NUM_LIT>", "}", "=", "immr", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "immr", ";", "bits", "<", "<NUM_LIT>", ">", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "le...