Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
PowerPC
CPP
stmt_completion
CPU
13,000
[ "&", "B", ")", "{" ]
[ "static", "bool", "isEqual", "(", "const", "TOCKey", "&", "A", ",", "const", "TOCKey" ]
LLVM
CellSPU
TD
stmt_completion
MPU
13,001
[ ">", ";" ]
[ "def", "v2i64_2", ":", "EQVVecPattern2", "<", "v2i64" ]
LLVM
Hexagon
TD
next_suggestion
DSP
13,002
[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]
[ "class", "Enc_5cd7e9", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
13,003
[ "}" ]
[ "if", "(", "CMeta", ")", "return", "dyn_cast", "<", "ConstantInt", ">", "(", "CMeta", "->", "getValue", "(", ")", ")", ";", "}", "return", "nullptr", ";" ]
LLVM
MSP430
CPP
stmt_completion
MPU
13,004
[ "<STR_LIT>", ";" ]
[ "return", "<STR_LIT>", "MSP430 Branch Selector" ]
GCC
arm
CPP
stmt_completion
CPU
13,005
[ "<NUM_LIT>", "<STR_LIT>", ";" ]
[ "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";", "gcc_assert", "(", "real_equal", "(", "r", ",", "&", "value_fp0", ")", ")", ";", "return", "<STR_LIT>" ]
LLVM
SystemZ
CPP
code_generation
CPU
13,006
[ "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemcmp", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src1", ",", "SDValue", "Src2", ...
[ "Emit", "target-specific", "code", "that", "performs", "a", "memcmp/bcmp", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
13,007
[ "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",",...
LLVM
PowerPC
CPP
next_suggestion
CPU
13,008
[ "}" ]
[ "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";" ]
GCC
i386
CPP
program_repair
CPU
13,009
[ "<FIXS>", "vec", "tree", ">", "*", "fndecls", ";", "<FIXE>" ]
[ "gimple_seq", "gseq", ";", "int", "ix", ";", "tree", "ele", ";", "<BUGS>", "VEC", "(", "tree", ",", "heap", ")", "*", "fndecls", ";", "<BUGE>", "unsigned", "int", "num_versions", "=", "<NUM_LIT>", ";", "unsigned", "int", "actual_versions", "=", "<NUM_LIT>"...
GCC
arm
MD
next_suggestion
CPU
13,010
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
AArch64
CPP
next_suggestion
CPU
13,011
[ "assert", "(", "MRI", ".", "getType", "(", "AmtReg", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";" ]
[ "Register", "AmtReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "*", "CstMI", "=", "MRI", ".", "getVRegDef", "(", "AmtReg", ")", ";", "assert", "(", "CstMI", "&&", "<STR_LIT>", "expected to find a vreg def",...
LLVM
AArch64
TD
stmt_completion
CPU
13,012
[ ">", ";" ]
[ "def", "NotDestructive", ":", "DestructiveInstTypeEnum", "<", "<NUM_LIT>" ]
GCC
ia64
MD
stmt_completion
CPU
13,013
[ ")", ")", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC
arm
CPP
next_suggestion
CPU
13,014
[ "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]
[ "union", "{", "uint32x4x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_xi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4_lanev4si", "(", "(", "const", "_", "_", "builtin_ne...
GCC
frv
CPP
code_generation
VLIW
13,015
[ "const", "char", "*", "output_move_single", "(", "rtx", "operands", "[", "]", ",", "rtx", "insn", ")", "{", "rtx", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "GET_CODE", ...
[ "Return", "appropriate", "code", "to", "load", "up", "a", "1", ",", "2", ",", "or", "4", "integer/floating", "point", "value", "." ]
LLVM
PowerPC
TD
next_suggestion
CPU
13,016
[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
[ "def", "PPCDispSPE8Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]
LLVM
X86
CPP
program_repair
CPU
13,017
[ "<FIXS>", "{", "X86", "::", "VBROADCASTF32X2Z256rrk", ",", "X86", "::", "VBROADCASTF32X2Z256rmk", ",", "TB_NO_REVERSE", "}", ",", "{", "X86", "::", "VBROADCASTF32X2Zrrk", ",", "X86", "::", "VBROADCASTF32X2Zrmk", ",", "TB_NO_REVERSE", "}", ",", "{", "X86", "::", ...
[ "{", "X86", "::", "VBLENDMPSZ128rrk", ",", "X86", "::", "VBLENDMPSZ128rmk", ",", "<NUM_LIT>", "}", ",", "{", "X86", "::", "VBLENDMPSZ256rrk", ",", "X86", "::", "VBLENDMPSZ256rmk", ",", "<NUM_LIT>", "}", ",", "{", "X86", "::", "VBLENDMPSZrrk", ",", "X86", "...
LLVM
X86
CPP
stmt_completion
CPU
13,018
[ ".", "getUNDEF", "(", "DpVT", ")", ",", "Mask", ")", ";" ]
[ "EVT", "ExtractVT", "=", "Extract", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ExtractVT", "!=", "MVT", "::", "i32", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", "."...
GCC
frv
CPP
stmt_completion
VLIW
13,019
[ "&", "REGSTATE_IF_EITHER", ")", "==", "<NUM_LIT>", ")", "return", "true", ";" ]
[ "static", "bool", "frv_regstate_conflict_p", "(", "regstate_t", "cond1", ",", "regstate_t", "cond2", ")", "{", "if", "(", "(", "cond1", "&", "REGSTATE_IF_EITHER", ")", "==", "<NUM_LIT>", "||", "(", "cond2" ]
LLVM
Mips
CPP
stmt_completion
CPU
13,020
[ ";" ]
[ "unsigned", "Mips16InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "<NUM_LIT>" ]
LLVM
Mips
TD
stmt_completion
CPU
13,021
[ ",", "<NUM_LIT>", ">", ";" ]
[ "class", "SUBS_U_B_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
13,022
[ "(", ")", ",", "'", "'", ")", ";" ]
[ "else", "if", "(", "!", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "EmitProgramInfoSI", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "}", "DumpCodeInstEmitter", "=", "nullptr", ";", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "bool", ...
LLVM
Mips
CPP
next_suggestion
CPU
13,023
[ "updateValueMap", "(", "I", ",", "ResultReg", ")", ";" ]
[ "if", "(", "!", "SrcReg", ")", "return", "false", ";", "EVT", "SrcEVT", ",", "DestEVT", ";", "SrcEVT", "=", "TLI", ".", "getValueType", "(", "SrcTy", ",", "true", ")", ";", "DestEVT", "=", "TLI", ".", "getValueType", "(", "DestTy", ",", "true", ")", ...
LLVM
SNES
TD
stmt_completion
DSP
13,024
[ "(", ")", ";" ]
[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "-", "N", "-", ">", "getAPIntValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i16", ")", ";", "}", "]", ">", ";", "def", "imm16_neg_XFORM", ":", "SDNodeXForm", "<", "imm",...
GCC
or1k
MD
stmt_completion
CPU
13,025
[ "match_dup", "<NUM_LIT>", ")" ]
[ "[", "(", "reg", ":", "BI", "SR_F_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "set", "("...
GCC
rs6000
CPP
stmt_completion
CPU
13,026
[ ";" ]
[ "first_reg", "=", "(", "elt_mode", "==", "TDmode", ")", "?", "FP_ARG_RETURN", "+", "<NUM_LIT>", ":", "FP_ARG_RETURN", ";", "n_regs", "=", "(", "GET_MODE_SIZE", "(", "elt_mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "}", "else", "{", "first_re...
LLVM
ARM
CPP
next_suggestion
CPU
13,027
[ "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";" ]
[ "if", "(", "SrcVT", "==", "MVT", "::", "i16", "||", "SrcVT", "==", "MVT", "::", "i8", ")", "{", "SrcReg", "=", "ARMEmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "MVT", "::", "i32", ",", "!", "isSigned", ")", ";", "if", "(", "SrcReg", "==", "<NUM...
LLVM
Hexagon
CPP
next_suggestion
DSP
13,028
[ "}" ]
[ "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Extendable operand must be Immediate type", "<STR_LIT>", ")", ";", "int", "ImmValue", "=", "MO", ".", "getImm", "(", ")", ";", "return", "(", "ImmValue", "<", "MinValue", "||", "ImmValue", ">",...
LLVM
M68k
CPP
stmt_completion
MPU
13,029
[ ")", ";" ]
[ "if", "(", "AM", ".", "isPCRelative", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "REJECT: Cannot match PC relative address\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "AM", ".", "hasIndexReg", "(", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
13,030
[ "{" ]
[ "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "hidden_grid_dims", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "auto", "Int8PtrTy", "=", "PointerType", "::", "get", ...
LLVM
GBZ80
CPP
stmt_completion
MPU
13,031
[ "getPassRegistry", "(", ")", ")", ";" ]
[ "initializeGBZ80PreEmitPass", "(", "*", "PassRegistry", "::" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
13,032
[ "case", "MVT", "::", "v1024i1", ":" ]
[ "case", "MVT", "::", "v16i32", ":", "case", "MVT", "::", "v32i16", ":", "case", "MVT", "::", "v64i8", ":", "case", "MVT", "::", "v16i64", ":", "case", "MVT", "::", "v32i32", ":", "case", "MVT", "::", "v64i16", ":", "case", "MVT", "::", "v128i8", ":...
GCC
alpha
MD
next_suggestion
MPU
13,033
[ "DONE" ]
[ "{", "alpha_expand_epilogue", "(", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
13,034
[ "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";" ]
[ "bool", "ARMConstantIslands", "::", "FixUpConditionalBr", "(", "MachineFunction", "&", "MF", ",", "ImmBranch", "&", "Br", ")", "{", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", ...
GCC
frv
CPP
next_suggestion
VLIW
13,035
[ "if", "(", "get_attr_type", "(", "insn", ")", "!=", "TYPE_SETLO", ")", "if", "(", "frv_registers_conflict_p", "(", "PATTERN", "(", "insn", ")", ")", ")", "return", "false", ";" ]
[ "if", "(", "frv_packet", ".", "num_insns", "==", "frv_packet", ".", "issue_rate", ")", "return", "false", ";", "if", "(", "frv_packet", ".", "num_insns", ">", "<NUM_LIT>", "&&", "GET_CODE", "(", "insn", ")", "==", "INSN", "&&", "GET_MODE", "(", "insn", "...
LLVM
Hexagon
TD
next_suggestion
DSP
13,036
[ "let", "Uses", "=", "[", "GP", "]", ";" ]
[ "def", "L2_loadruhgp", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "u31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_c4db48cb", ",", "TypeV2LDST", ">", ",", "Enc_8df4be", ",", "AddrModeRel", "{", "let", ...
LLVM
M68k
CPP
stmt_completion
MPU
13,037
[ ",", "Ctx", ")", ";" ]
[ "return", "new", "M68kMCCodeEmitter", "(", "MCII" ]
LLVM
X86
CPP
next_suggestion
CPU
13,038
[ "if", "(", "RegInfo", "->", "hasBasePointer", "(", "*", "MF", ")", ")", "{" ]
[ "unsigned", "LabelReg", "=", "<NUM_LIT>", ";", "const", "int64_t", "LabelOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "MF", "->", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", ...
LLVM
TPC
CPP
code_generation
Virtual ISA
13,039
[ "unsigned", "getMask", "(", ")", "const", "{", "assert", "(", "!", "Items", ".", "empty", "(", ")", ")", ";", "assert", "(", "Mask", "!=", "<NUM_LIT>", ")", ";", "return", "Mask", ";", "}" ]
[ "Return", "the", "mask", "used", "by", "this", "recipe", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
13,040
[ ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]
[ "Opcode", "=", "AMDGPU", "::", "FLAT_STORE_DWORDX3", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "FLAT_STORE_DWORDX4", ";", "break", ";", "}", "MachineInstr", "*", "Flat", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ","...
GCC
cris
MD
stmt_completion
MPU
13,041
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "match_code" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
13,042
[ "Idx", ")", ";" ]
[ "if", "(", "Idx", "==", "getVGPRPressureSet", "(", ")", "||", "Idx", "==", "getAGPRPressureSet", "(", ")", ")", "return", "getRegPressureLimit", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "const_cast", "<", "MachineFunction", "&", ">", "(", "MF", ")",...
LLVM
Hexagon
TD
next_suggestion
DSP
13,043
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
13,044
[ "HiR", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]
[ "}", "else", "if", "(", "S", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "(", "Left", "?", "HiR", ":", "LoR", ")", ")", ".", "addReg", "(", "Op1...
LLVM
Mips
CPP
next_suggestion
CPU
13,045
[ "}" ]
[ "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "JITTing function '", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", "'\\n", "<STR_LIT>", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "Mach...
LLVM
AMDGPU
CPP
code_generation
GPU
13,046
[ "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "NO...
[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
LLVM
AArch64
TD
next_suggestion
CPU
13,047
[ "}" ]
[ "class", "SIMDDupFromMain", "<", "bit", "Q", ",", "bits", "<", "<NUM_LIT>", ">", "imm5", ",", "string", "size", ",", "ValueType", "vectype", ",", "RegisterOperand", "vecreg", ",", "RegisterClass", "regtype", ">", ":", "BaseSIMDInsDup", "<", "Q", ",", "<NUM_L...
LLVM
ARM
TD
stmt_completion
CPU
13,048
[ "Vec", "(", "Inst", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qn", ")", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "VTI", ".", "Vec", "(", "unpred_op", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qn", ")", ")", ")", ",", "(", "VTI", "." ]
LLVM
BPF
CPP
next_suggestion
Virtual ISA
13,049
[ "const", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "const", "RegisterSDNode", "*", "RegN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "RegN", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegN", "->", "g...
GCC
aarch64
MD
stmt_completion
CPU
13,050
[ "<STR_LIT>", ")", "]" ]
[ "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM
ARM
CPP
stmt_completion
CPU
13,051
[ "S", ";" ]
[ "Op", "->", "Kind", "=", "Token", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "End...
LLVM
AArch64
CPP
next_suggestion
CPU
13,052
[ "for", "(", "auto", "I", "=", "LI", "->", "begin", "(", ")", ",", "IE", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "L", "=", "po_begin", "(", "*", "I", ")", ",", "LE", "=", "po_end", ...
[ "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "this", "->", "F", "=", "&", "F", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "TTI", "=", "&", "getAnalysi...
LLVM
ARM64
TD
next_suggestion
CPU
13,053
[ "}" ]
[ "def", "DXHighr", ":", "BaseUnscaledConversionFromHigh", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "V128", ",", "GPR64", ",", "asm", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}...
GCC
aarch64
CPP
program_repair
CPU
13,054
[ "<FIXS>", "rtx", "reg_notes", "=", "combine_reg_notes", "(", "first", ",", "second", ",", "load_p", ")", ";", "<FIXE>" ]
[ "return", "false", ";", "}", "<BUGS>", "rtx", "reg_notes", "=", "combine_reg_notes", "(", "first", ",", "second", ")", ";", "<BUGE>", "rtx", "pair_pat", ";", "if", "(", "writeback_effect", ")" ]
GCC
nds32
CPP
code_generation
CPU
13,055
[ "int", "nds32_hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", "==", "<NUM_LIT>", "||", "!", "(", "(", "regno", ")", "&", "<NUM_LIT>", ")", ")", "return", "<NU...
[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]
LLVM
X86
TD
next_suggestion
CPU
13,056
[ "}" ]
[ "class", "I", "<", "bits", "<", "<NUM_LIT>", ">", "o", ",", "Format", "f", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ",", "InstrItinClass", "itin", "=", "NoItinerary", ",", "Domain", "d", ...
GCC
rs6000
CPP
program_repair
CPU
13,057
[ "<FIXS>", "if", "(", "TARGET_DIRECT_MOVE_64BIT", ")", "<FIXE>" ]
[ "elsebreak", ";", "case", "V4SImode", ":", "<BUGS>", "if", "(", "TARGET_VEXTRACTUB", ")", "<BUGE>", "{", "emit_insn", "(", "gen_vsx_extract_v4si", "(", "target", ",", "vec", ",", "elt", ")", ")", ";", "return", ";" ]
GCC
aarch64
MD
program_repair
CPU
13,058
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_2", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ST1_SCATTER", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "@", "[", "cons", ":", "<NUM_LIT>", ",", "<NUM_...
LLVM
ARM
CPP
stmt_completion
CPU
13,059
[ "v16i64", ",", "<NUM_LIT>" ]
[ "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ",", "true", ")", "==", "MVT", "::", "Other", ")", "return", "TTI", "::", "TCC_Expensive", ";", "int", "Cost", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ...
GCC
arm
CPP
stmt_completion
CPU
13,060
[ "_", "b", ")", ";" ]
[ "return", "_", "_", "builtin_mve_vmlsldavxq_sv4si", "(", "_", "_", "a", ",", "_" ]
LLVM
LoongArch
CPP
stmt_completion
CPU
13,061
[ ",", "DL", ",", "Ty", ",", "Addr", ")", ",", "<NUM_LIT>", ")", ";" ]
[ "MVT", "GRLenVT", "=", "Subtarget", ".", "getGRLenVT", "(", ")", ";", "SDValue", "Tmp", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Ty", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getTargetGlobalAddress", "(", "N", "->", "get...
LLVM
X86
CPP
next_suggestion
CPU
13,062
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...
LLVM
AVR
CPP
code_generation
MPU
13,063
[ "unsigned", "AVRInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "cas...
[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...
LLVM
Hexagon
TD
stmt_completion
DSP
13,064
[ "=", "<NUM_LIT>", ";" ]
[ "def", "A2_svadduhs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_61830035", ",", "TypeALU32_3op", ">", ",", "Enc_5a...
GCC
arm
MD
stmt_completion
CPU
13,065
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
stmt_completion
CPU
13,066
[ "Mask", ";" ]
[ "Offset", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "<STR_LIT>", "::", "<STR_LIT>", "(", "<NUM_LIT>", ",", "RotAmt", ...
GCC
avr
MD
stmt_completion
MPU
13,067
[ "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "ALL1", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_d...
LLVM
Sparc
CPP
stmt_completion
CPU
13,068
[ ";" ]
[ "PM", ".", "add", "(", "createSparcCodePrinterPass", "(", "Out", ",", "*", "this", ",", "Fast", ")", ")", ";", "return", "false" ]
LLVM
Hexagon
TD
next_suggestion
DSP
13,069
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
GCC
tilepro
MD
next_suggestion
VLIW
13,070
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
or1k
MD
next_suggestion
CPU
13,071
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "simple_return", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
13,072
[ "ScaleLog", ")", ";" ]
[ "SDValue", "Srl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "VT", ",", "X", ",", "Eight", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "Srl", ",", "NewM...
LLVM
ARM64
TD
next_suggestion
CPU
13,073
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]
[ "class", "BaseSIMDIndexedTied", "<", "bit", "Q", ",", "bit", "U", ",", "bit", "Scalar", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterOperand", "dst_reg", ",", "RegisterOperand", "lhs_reg", ",", "Regis...
LLVM
ARM
CPP
program_repair
CPU
13,074
[ "<FIXS>", "MRE", ".", "r_word1", "=", "(", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsExtern", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LI...
[ "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "<BUGS>", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_L...
GCC
nios2
MD
next_suggestion
MPU
13,075
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "matc...
LLVM
ARM64
CPP
next_suggestion
CPU
13,076
[ "}" ]
[ "unsigned", "PrevNum", "=", "Start", ".", "getNumber", "(", ")", ";", "for", "(", "auto", "&", "MBB", ":", "make_range", "(", "MachineFunction", "::", "iterator", "(", "Start", ")", ",", "MF", "->", "end", "(", ")", ")", ")", "{", "unsigned", "Num", ...
LLVM
X86
CPP
code_generation
CPU
13,077
[ "void", "X86DynAllocaExpander", "::", "lower", "(", "MachineInstr", "*", "MI", ",", "Lowering", "L", ")", "{", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "...
[ "The", "instruction", "is", "lowered", "." ]
LLVM
X86
CPP
next_suggestion
CPU
13,078
[ "}" ]
[ "case", "ENCODING_RM", ":", "translateRM", "(", "mcInst", ",", "operand", ",", "insn", ")", ";", "break", ";", "case", "ENCODING_CB", ":", "case", "ENCODING_CW", ":", "case", "ENCODING_CD", ":", "case", "ENCODING_CP", ":", "case", "ENCODING_CO", ":", "case",...
LLVM
M88k
CPP
stmt_completion
MPU
13,079
[ "PhysRegToVReg", ")", ";" ]
[ "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "<", "LocSize", "&&", "<STR_LIT>", "Extensions not supported", "<STR_LIT>", ")", ";", "auto", "PhysRegToVReg", "=", "MIRBuilder", ".", "buildC...
LLVM
AArch64
TD
stmt_completion
CPU
13,080
[ ":", "$", "addr", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v2f64", "(", "load", "GPR64xsp", ":", "$", "addr", ")", ")", ",", "(", "LD1_2D", "GPR64xsp" ]
LLVM
Hexagon
TD
stmt_completion
DSP
13,081
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ...
LLVM
ARM
CPP
next_suggestion
CPU
13,082
[ "}" ]
[ "const", "char", "*", "getModifier", "(", ")", "const", "{", "return", "Modifier", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
13,083
[ "+", "<STR_LIT>", "]", "<STR_LIT>", ";" ]
[ "const", "std", "::", "string", "getAsStr", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AMDInfo[", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Attributes", ".", "size", "(", ")", ")" ]
GCC
mips
MD
stmt_completion
CPU
13,084
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC
h8300
MD
next_suggestion
MPU
13,085
[ "(", "const_int", "<NUM_LIT>", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "HI", "(", "and", ":", "HI", "(", "ashift", ":", "HI", "(", "subreg", ":", "HI", "(", "match_operand", ":",...
GCC
tilegx
MD
stmt_completion
VLIW
13,086
[ "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>"...
GCC
vax
MD
stmt_completion
CPU
13,087
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "and", "(" ]
GCC
avr
MD
stmt_completion
MPU
13,088
[ ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
13,089
[ "if", "(", "I", "==", "MBB", ".", "instr_begin", "(", ")", ")", "return", "false", ";" ]
[ "bool", "HexagonInstrInfo", "::", "AnalyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowMod...
GCC
arm
CPP
stmt_completion
CPU
13,090
[ "_", "_", "c", ")", ";" ]
[ "vabaq_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ",", "uint16x8_t", "_", "_", "c", ")", "{", "return", "(", "uint16x8_t", ")", "_", "_", "builtin_neon_vabauv8hi", "(", "(", "int16x8_t", ")", "_", "_", "a", ",", "(", ...
LLVM
X86
TD
program_repair
CPU
13,091
[ "<FIXS>", "<STR_LIT>", ")", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ")", ",", "<FIXE>" ]
[ "def", "SSZm", ":", "SI", "opc", ",", "MRMSrcMem", ",", "(", "outs", "FR32X", ":", "$", "dst", ")", ",", "(", "ins", "FR32X", ":", "$", "src1", ",", "f32mem", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<BUGS>", "<STR_LI...
GCC
aarch64
CPP
stmt_completion
CPU
13,092
[ "m_allocnos", "[", "allocno", "->", "chain_next", "]", ";" ]
[ "if", "(", "allocno", "->", "chain_next", "!=", "INVALID_ALLOCNO", ")", "return" ]
LLVM
AArch64
CPP
next_suggestion
CPU
13,093
[ "UseDataRegionDirectives", "=", "true", ";" ]
[ "AssemblerDialect", "=", "AsmWriterVariant", "==", "Default", "?", "<NUM_LIT>", ":", "AsmWriterVariant", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", "L", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", "L", "<STR_LIT>", ";", "SeparatorString", "=", "<STR_L...
LLVM
Hexagon
TD
stmt_completion
DSP
13,094
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
Hexagon
TD
next_suggestion
DSP
13,095
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let",...
LLVM
Mips
TD
stmt_completion
CPU
13,096
[ "FCLE_W_DESC", ";" ]
[ "def", "FCLE_W", ":", "FCLE_W_ENC", "," ]
LLVM
X86
CPP
next_suggestion
CPU
13,097
[ "}" ]
[ "assert", "(", "(", "VecSize", "==", "<NUM_LIT>", "||", "VecSize", "==", "<NUM_LIT>", "||", "VecSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unexpected vector size", "<STR_LIT>", ")", ";", "assert", "(", "(", "ScalarBits", "==", "<NUM_LIT>", "||", "Scala...
GCC
ia64
MD
stmt_completion
CPU
13,098
[ ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "...
LLVM
X86
CPP
program_repair
CPU
13,099
[ "<FIXS>", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "continue", ";", "unsigned", "Idx", "=", "cast", "ConstantSDNode", ">", "(", "Arg", ")", "->", "getValue", "(", ")", ";", "if", "(", "Idx", "NumElems", ")", "{...
[ "unsigned", "NumElems", "=", "Mask", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "SDOperand", "Arg", "=", "Mask", ".", "getOperand", "(", "i", ")", ";", ...