Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
mcore
MD
stmt_completion
MPU
13,200
[ ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
13,201
[ "dump", "(", ")", ")", ";" ]
[ "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found LI -> CMPI -> ISEL, replacing with a copy.\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "DefMI", "->", "dump", "(", ")", ";", "MI", ".", "dump", "(", ")", ";", "CompareUseMI", ".", "dump", "(", ")...
GCC
v850
MD
next_suggestion
MPU
13,202
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SF", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>"...
GCC
aarch64
CPP
next_suggestion
CPU
13,203
[ "int", "hint", "=", "(", "pred", "==", "CONSTM1_RTX", "(", "pred_mode", ")", "?", "SVE_KNOWN_PTRUE", ":", "SVE_MAYBE_NOT_PTRUE", ")", ";" ]
[ "void", "function_expander", "::", "add_ptrue_hint", "(", "unsigned", "int", "argno", ",", "machine_mode", "pred_mode", ")", "{", "rtx", "pred", "=", "gen_lowpart", "(", "pred_mode", ",", "args", "[", "argno", "]", ")", ";" ]
LLVM
PowerPC
CPP
code_generation
CPU
13,204
[ "bool", "processBlock", "(", "MachineBasicBlock", "&", "ReturnMBB", ")", "{", "bool", "Changed", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "ReturnMBB", ".", "begin", "(", ")", ";", "I", "=", "ReturnMBB", ".", "SkipPHIsLabelsAndDebug",...
[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]
GCC
nds32
CPP
next_suggestion
CPU
13,205
[ "emit_insn", "(", "pat", ")", ";" ]
[ "op2", "=", "nds32_legitimize_argument", "(", "icode", ",", "op2_num", ",", "op2", ")", ";", "if", "(", "return_p", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "op1", ",", "op2", ")", ";", "else", "pat", "=", "GEN...
LLVM
AMDGPU
TD
program_repair
GPU
13,206
[ "<FIXS>", "string", "asm_name", ",", "string", "pseudo_mnemonic", "=", "<STR_LIT>", ">", "{", "<FIXE>" ]
[ "}", "multiclass", "VOPC_Real_with_name_gfx11", "bits", "<NUM_LIT>", ">", "op", ",", "string", "OpName", ",", "<BUGS>", "string", "asm_name", ">", "{", "<BUGE>", "defvar", "ps32", "=", "!", "cast", "VOPC_Pseudo", ">", "(", "OpName", "#", "<STR_LIT>", ")", ";...
LLVM
Hexagon
TD
next_suggestion
DSP
13,207
[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
13,208
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
13,209
[ "}" ]
[ "Changed", "=", "true", ";", "}", "}", "MachineInstr", "*", "InsertPt", "=", "&", "MI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "reverse", "(", "MI", ".", "explicit_uses", "(", ")", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(...
GCC
arm
CPP
stmt_completion
CPU
13,210
[ "_", "_", "addr", ")", ";" ]
[ "_", "_", "builtin_mve_vstrwq_scatter_base_wb_add_uv4si", "(", "*", "_", "_", "addr", ",", "_", "_", "offset", ",", "*" ]
GCC
avr
MD
stmt_completion
MPU
13,211
[ "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
13,212
[ "(", "_", "_", "v4hi", ")", "_", "_", "m2", ")", ";" ]
[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_pcmpgtw", "(", "(", "_", "_", "v4hi", ")", "_", "_", "m1", "," ]
LLVM
AArch64
TD
stmt_completion
CPU
13,213
[ ">", ";" ]
[ "def", "UImm6s1Operand", ":", "UImmScaledMemoryIndexed", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
13,214
[ "bits", "<", "<NUM_LIT>", ">", "pred", ";" ]
[ "let", "OutOperandList", "=", "(", "outs", "SRF", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "!", "if", "(", "hasImm", ",", "(", "ins", "SRF", ":", "$", "op1", ",", "TPCImm", "<", "i32imm", ">", ":", "$", "op2", ",", "SwitchSet", ":...
LLVM
AMDGPU
CPP
next_suggestion
GPU
13,215
[ "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";" ]
[ "unsigned", "MaxBoost", "=", "std", "::", "max", "(", "ThresholdPrivate", ",", "ThresholdLocal", ")", ";", "const", "AMDGPUAS", "&", "ASST", "=", "AMDGPU", "::", "getAMDGPUAS", "(", "TargetTriple", ")", ";", "for", "(", "const", "BasicBlock", "*", "BB", ":...
LLVM
AMDGPU
CPP
program_repair
GPU
13,216
[ "<FIXS>", "Arg", ".", "mPointeeAlign", "=", "PointeeAlign", ";", "<FIXE>" ]
[ "Arg", ".", "mAlign", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "Arg", ".", "mValueKind", "=", "ValueKind", ";", "Arg", ".", "mValueType", "=", "getValueType", "(", "Ty", ",", "BaseTypeName", ")", ";", "<BUGS>", "if", "(", "auto", "Pt...
LLVM
AArch64
TD
next_suggestion
CPU
13,217
[ "bits", "<", "<NUM_LIT>", ">", "nzcv", ";" ]
[ "class", "BaseFPCondComparison", "<", "bit", "signalAllNans", ",", "RegisterClass", "regtype", ",", "string", "mnemonic", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regty...
LLVM
ARM
CPP
program_repair
CPU
13,218
[ "<FIXS>", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "featureBits", "[", "ARM", "::", "HasV8Ops", "]...
[ "break", ";", "}", "<BUGS>", "uint64_t", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "(", "featureBits", "&", "ARM", "::", "HasV8O...
LLVM
Hexagon
TD
stmt_completion
DSP
13,219
[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "Enc_284ebb", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ps4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ps4", "{" ]
GCC
i386
CPP
stmt_completion
CPU
13,220
[ "_", "_", "R", ")", ";" ]
[ "_", "_", "m512", "_", "_", "W", ";", "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_exp2ps_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16...
LLVM
Hexagon
TD
stmt_completion
DSP
13,221
[ "<NUM_LIT>", ";" ]
[ "def", "A4_pzxthtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_f...
LLVM
AArch64
TD
next_suggestion
CPU
13,222
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_L...
LLVM
AMDGPU
CPP
next_suggestion
GPU
13,223
[ "PartOffset", "+=", "MemVT", ".", "getStoreSize", "(", ")", ";" ]
[ "EVT", "MemVT", "=", "ArgVT", ";", "MVT", "RegisterVT", "=", "getRegisterTypeForCallingConv", "(", "Ctx", ",", "CC", ",", "ArgVT", ")", ";", "unsigned", "NumRegs", "=", "getNumRegistersForCallingConv", "(", "Ctx", ",", "CC", ",", "ArgVT", ")", ";", "if", "...
GCC
arm
CPP
stmt_completion
CPU
13,224
[ ",", "(", "int32x2_t", ")", "_", "_", "c", ")", ";" ]
[ "vabal_u32", "(", "uint64x2_t", "_", "_", "a", ",", "uint32x2_t", "_", "_", "b", ",", "uint32x2_t", "_", "_", "c", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "builtin_neon_vabaluv2si", "(", "(", "int64x2_t", ")", "_", "_", "a", ",", "(", ...
GCC
nios2
MD
next_suggestion
MPU
13,225
[ "(", "unspec_volatile", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_STORE_EXCLUSIVE", ")", ")" ]
[ "(", "UNSPECV_STSEX", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
TD
next_suggestion
CPU
13,226
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...
LLVM
Nyuzi
CPP
stmt_completion
GPU
13,227
[ ")", ";" ]
[ "SDValue", "NyuziTargetLowering", "::", "LowerZERO_EXTEND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ...
GCC
pa
CPP
next_suggestion
CPU
13,228
[ "case", "ERROR_MARK", ":" ]
[ "case", "POINTER_PLUS_EXPR", ":", "case", "PLUS_EXPR", ":", "case", "MINUS_EXPR", ":", "reloc", "=", "pa_reloc_needed", "(", "TREE_OPERAND", "(", "exp", ",", "<NUM_LIT>", ")", ")", ";", "reloc", "|=", "pa_reloc_needed", "(", "TREE_OPERAND", "(", "exp", ",", ...
LLVM
AArch64
TD
stmt_completion
CPU
13,229
[ "<", "i32", ">", "{" ]
[ "def", "mrs_sysreg_op", ":", "Operand" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
13,230
[ ")", ";" ]
[ "StringRef", "HexagonInstPrinter", "::", "getOpcodeName", "(", "unsigned", "Opcode", ")", "const", "{", "return", "MII", ".", "getName", "(", "Opcode" ]
LLVM
Mips
CPP
next_suggestion
CPU
13,231
[ "MipsOperand", "*", "Op", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Reg", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ";" ]
[ "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "MatchOperand_NoMatch", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
13,232
[ ";" ]
[ "unsigned", "Offset", "=", "N", "->", "getOpcode", "(", ")", "-", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Shift", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ...
GCC
sh
MD
next_suggestion
CPU
13,233
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
GCC
frv
MD
next_suggestion
VLIW
13,234
[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
13,235
[ "}" ]
[ "}", "}", "}", "}", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">...
LLVM
X86
TD
program_repair
CPU
13,236
[ "<FIXS>", "def", "ICXWriteResGroup211_1", ":", "SchedWriteRes", "[", "ICXPort23", ",", "ICXPort0", "]", ">", "{", "<FIXE>" ]
[ "}", "def", ":", "InstRW", "[", "ICXWriteResGroup211", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", "ICXWriteResGroup211_1", ":", "SchedWriteRes", "[", "ICXPort23", ",", "ICXPort05", "]", ">", "{", "<BUGE>", "let", "Latency", "=",...
LLVM
Hexagon
TD
next_suggestion
DSP
13,237
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vavgh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_6132ba3d", ",", "TypeALU64", ">", ",", "E...
LLVM
ARM
CPP
stmt_completion
CPU
13,238
[ "MI", ";" ]
[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown condition code", "<STR_LIT>", ")", ";", "case", "EQ", ":", "return", "NE", ";", "case", "NE", ":", "return", "EQ", ";", "case", "HS", ":", "return", "LO", ";", "case", "LO", ":", "return", "H...
LLVM
AArch64
TD
next_suggestion
CPU
13,239
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>...
LLVM
AMDGPU
CPP
code_generation
GPU
13,240
[ "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "MODE", ")", ";", "reserveRegi...
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...
LLVM
Hexagon
TD
next_suggestion
DSP
13,241
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vabsw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "...
LLVM
PowerPC
CPP
next_suggestion
CPU
13,242
[ "else", "if", "(", "ISD", "::", "isEXTLoad", "(", "Op", ".", "getNode", "(", ")", ")", "||", "ISD", "::", "isNON_EXTLoad", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{" ]
[ "static", "bool", "isFloatingPointZero", "(", "SDValue", "Op", ")", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")...
GCC
c6x
CPP
stmt_completion
VLIW
13,243
[ ")", "{" ]
[ "static", "bool", "c6x_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED" ]
GCC
aarch64
MD
program_repair
CPU
13,244
[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "cond", "[", "(", "match_test", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", "(", "const_int", "<NUM_LIT>", "...
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>", ")", ")", "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "<BUGS>", "]", "(", "co...
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
13,245
[ "<FIXS>", "initializeWebAssemblyMemIntrinsicResultsPass", "(", "PR", ")", ";", "<FIXE>" ]
[ "initializeWebAssemblyReplacePhysRegsPass", "(", "PR", ")", ";", "initializeWebAssemblyPrepareForLiveIntervalsPass", "(", "PR", ")", ";", "initializeWebAssemblyOptimizeLiveIntervalsPass", "(", "PR", ")", ";", "<BUGS>", "initializeWebAssemblyStoreResultsPass", "(", "PR", ")", ...
LLVM
ARM
TD
next_suggestion
CPU
13,246
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_21", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
13,247
[ "TokError", "(", "<STR_LIT>", "invalid stepping version", "<STR_LIT>", ")", ";" ]
[ "AMDGPU", "::", "IsaVersion", "Isa", "=", "AMDGPU", "::", "getIsaVersion", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectISA", "(", "Isa", ".", "Major", ",", "Isa", ".", "...
LLVM
ARM
CPP
next_suggestion
CPU
13,248
[ "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]
[ "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rm", "|=", "(", "fieldFromInstruction", "(", "V...
GCC
aarch64
MD
program_repair
CPU
13,249
[ "<FIXS>", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>", "<FIXS>", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>", "...
[ "(", "compare", ":", "CC_V", "(", "sign_extend", ":", "DWI", ">", "(", "minus", ":", "GPI", "<BUGS>", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...
LLVM
VE
CPP
next_suggestion
CPU
13,250
[ "}" ]
[ "unsigned", "UniqueIdx", ";", "if", "(", "getUniqueInsertion", "(", "Op", ".", "getNode", "(", ")", ",", "UniqueIdx", ")", ")", "{", "SDValue", "AccuV", "=", "CDAG", ".", "getUNDEF", "(", "Op", ".", "getValueType", "(", ")", ")", ";", "auto", "ElemV", ...
GCC
i386
CPP
stmt_completion
CPU
13,251
[ ",", "(", "_", "_", "mmask64", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_sub_epi8", "(", "_", "_", "mmask64", "_", "_", ...
GCC
c6x
MD
next_suggestion
VLIW
13,252
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
stormy16
CPP
code_generation
CPU
13,253
[ "static", "void", "xstormy16_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "'", "B", "'", ":", "{", "static", "int", "bits_set", "[", "<NUM_LIT>", "]", "=", "{", "<...
[ "Print", "an", "operand", "to", "an", "assembler", "instruction", "." ]
LLVM
X86
CPP
code_generation
CPU
13,254
[ "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "="...
[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]
GCC
sh
MD
next_suggestion
CPU
13,255
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "DR0_REG", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "DR2_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "FPSCR_STAT_REG", ")", ")", ...
LLVM
Hexagon
TD
next_suggestion
DSP
13,256
[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]
[ "class", "Enc_02553a", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
XCore
CPP
next_suggestion
MPU
13,257
[ "}" ]
[ "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", ")", "{", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";" ]
LLVM
Patmos
CPP
next_suggestion
VLIW
13,258
[ "*", "Output", "<<", "YDoc", ";" ]
[ "int", "cidx", "=", "-", "<NUM_LIT>", ";", "if", "(", "it", "!=", "MiMap", ".", "end", "(", ")", ")", "cidx", "=", "it", "->", "second", ".", "second", ";", "YDoc", ".", "SCAG", ".", "addEdge", "(", "I", "->", "getCaller", "(", ")", ",", "I", ...
GCC
arm
CPP
stmt_completion
CPU
13,259
[ ",", "_", "_", "b", ",", "_", "_", "p", ")", ";" ]
[ "return", "_", "_", "arm_vqsubq_m_u16", "(", "_", "_", "inactive", ",", "_", "_", "a" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
13,260
[ "return", "RegBits", "|", "DX", ";" ]
[ "assert", "(", "!", "(", "MO", ".", "getImm", "(", ")", "%", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Expecting offset to be 8 byte aligned.", "<STR_LIT>", ")", ";", "unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "RegMO", ",", "Fixups", ",", "...
LLVM
Hexagon
CPP
stmt_completion
DSP
13,261
[ ";" ]
[ "CandResult", "BotResult", "=", "pickNodeFromQueue", "(", "Bot", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotResult", "!=", "NoCand", "&&", "<STR_LIT>", "failed to find the first candidate", "<STR_LIT>", ")", ";", ...
LLVM
Sparc
CPP
stmt_completion
CPU
13,262
[ "(", ")", ")", "return", "false", ";" ]
[ "if", "(", "Caller", ".", "getFnAttribute", "(", "<STR_LIT>", "disable-tail-calls", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", "true", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", "...
GCC
cris
CPP
stmt_completion
MPU
13,263
[ ",", "CRIS_STRUCT_VALUE_REGNUM", ")", ";" ]
[ "return", "gen_rtx_REG", "(", "Pmode" ]
GCC
i386
MD
stmt_completion
CPU
13,264
[ "]", ")" ]
[ "(", "define_mode_macro", "X87MODEF", "[", "SF", "DF", "XF" ]
GCC
rs6000
CPP
next_suggestion
CPU
13,265
[ "}" ]
[ "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", ")", "{", "prefix", "=", "(", "sel", "&", "SAVRES_SAVE", ")", "?", "<STR_LIT>", "save", "<STR_LIT>", ":", "<STR_LIT>", "rest", "<STR_LIT>", ";", "if", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_GP...
LLVM
AMDGPU
CPP
stmt_completion
GPU
13,266
[ "::", "S_SENDMSG_RTN_B64", ":" ]
[ "}", "else", "{", "ScoreBrackets", "->", "applyWaitcnt", "(", "AMDGPU", "::", "Waitcnt", "(", ")", ")", ";", "}", "}", "else", "if", "(", "SIInstrInfo", "::", "isLDSDIR", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", "...
GCC
xtensa
CPP
stmt_completion
MPU
13,267
[ ")", ";" ]
[ "rtx", "cmp", "=", "operands", "[", "<NUM_LIT>", "]", ";", "machine_mode", "cmp_mode", "=", "GET_MODE", "(", "XEXP", "(", "cmp", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "(", "*", "gen_fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", ...
GCC
i386
CPP
code_generation
CPU
13,268
[ "static", "int", "ix86_set_reg_reg_cost", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "units", "=", "UNITS_PER_WORD", ";", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "default", ":", "break", ";", "case", "MODE_CC", ":", "units...
[ "Return", "the", "cost", "of", "moving", "between", "two", "registers", "of", "mode", "MODE", "." ]
GCC
arm
CPP
stmt_completion
CPU
13,269
[ ";" ]
[ "registered_function", "&", "rfn", "=", "add_function", "(", "instance", ",", "name", ",", "fntype", ",", "attrs", ",", "requires_float", ",", "false", ",", "false", ")", ";", "hashval_t", "hash", "=", "instance", ".", "hash", "(", ")", ";", "registered_fu...
LLVM
ARM
CPP
next_suggestion
CPU
13,270
[ "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";" ]
[ "Use", "=", "*", "Use", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "CopyToReg", "||", "!", "Use", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", ...
LLVM
X86
CPP
code_generation
CPU
13,271
[ "RegisterBankInfo", "::", "InstructionMappings", "X86RegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getPa...
[ "Get", "the", "alternative", "mappings", "for", "MI", "." ]
LLVM
Hexagon
CPP
stmt_completion
DSP
13,272
[ ")", "return", "false", ";" ]
[ "bool", "HexagonInstrInfo", "::", "AnalyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowMod...
LLVM
Hexagon
TD
stmt_completion
DSP
13,273
[ ",", "ByteAccess", ">", ";" ]
[ "def", "L2_loadalignb_pcr", ":", "T_loadalign_pcr", "<", "<STR_LIT>", ",", "<NUM_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
13,274
[ "const", "_", "_", "builtin_neon_sf", "*", ")", "_", "_", "a", ")", ";" ]
[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3v4sf", "(", "(" ]
LLVM
TPC
CPP
stmt_completion
Virtual ISA
13,275
[ "Decoder", ")", "{" ]
[ "static", "DecodeStatus", "decodeLoopBoundaryImm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Addr", ",", "const", "void", "*" ]
LLVM
AArch64
TD
stmt_completion
CPU
13,276
[ "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";" ]
[ "def", "SImmS16XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ...
LLVM
X86
TD
stmt_completion
CPU
13,277
[ "i8", "imm", ":", "$", "src", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ";" ]
[ "def", "SHR64mi", ":", "RIi8", "<", "<NUM_LIT>", ",", "MRM5m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ",", "i8imm", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "srl", "(", "loadi64", "addr", ...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
13,278
[ "case", "WebAssembly", "::", "CALL_INDIRECT_v4i32", ":" ]
[ "case", "WebAssembly", "::", "CALL_INDIRECT_I32", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_I64", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_F32", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_F64", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_v16i8"...
GCC
arm
CPP
next_suggestion
CPU
13,279
[ "}" ]
[ "vrev32_u8", "(", "uint8x8_t", "_", "_", "a", ")", "{", "return", "(", "uint8x8_t", ")", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT...
LLVM
Hexagon
TD
stmt_completion
DSP
13,280
[ "<NUM_LIT>", ";" ]
[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "i...
GCC
xtensa
MD
stmt_completion
MPU
13,281
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "match_code" ]
LLVM
X86
CPP
next_suggestion
CPU
13,282
[ "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";" ]
[ "{", "<STR_LIT>", "reloc_riprel_4byte", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "reloc_riprel_4byte_movq_load", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "...
GCC
rx
MD
program_repair
CPU
13,283
[ "<FIXS>", "(", "match_code", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "if", "(", "CONSTANT_P", "(", "op", ")", ")", "<FIXE>" ]
[ "(", "define_predicate", "<STR_LIT>", "<BUGS>", "(", "match_code", "<STR_LIT>", ")", "<BUGE>", "{", "<BUGS>", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "<BUGE>", "return", "rx_is_legitimate_constant", "(", "op", ")", "if", "(", "!", "MEM_P", "(", "op", ...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
13,284
[ "if", "(", "(", "OpA", ".", "isImm", "(", ")", "&&", "OpB", ".", "isImm", "(", ")", "&&", "OpA", ".", "getImm", "(", ")", "==", "OpB", ".", "getImm", "(", ")", ")", "||", "(", "OpA", ".", "isFPImm", "(", ")", "&&", "OpB", ".", "isFPImm", "(...
[ "if", "(", "A", "->", "getOpcode", "(", ")", "!=", "B", "->", "getOpcode", "(", ")", "||", "!", "WebAssembly", "::", "isScalarConst", "(", "A", "->", "getOpcode", "(", ")", ")", "||", "!", "WebAssembly", "::", "isScalarConst", "(", "B", "->", "getOpc...
GCC
spu
MD
next_suggestion
MPU
13,285
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
13,286
[ "if", "(", "InstTo", "&&", "User", "->", "isIdenticalTo", "(", "InstTo", ")", ")", "continue", ";" ]
[ "for", "(", "Use", "&", "U", ":", "From", "->", "uses", "(", ")", ")", "{", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
13,287
[ "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{" ]
[ "def", "A4_pzxtht", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", "," ]
GCC
m32r
MD
stmt_completion
MPU
13,288
[ ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "le", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_...
LLVM
ARM
TD
next_suggestion
CPU
13,289
[ "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ")", ";" ]
[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "VectorIndex16Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
13,290
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "OpBits", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-"...
GCC
arm
CPP
stmt_completion
CPU
13,291
[ "mangle", ";" ]
[ "const", "char", "*", "arm_mangle_builtin_type", "(", "const_tree", "type", ")", "{", "const", "char", "*" ]
LLVM
Hexagon
TD
next_suggestion
DSP
13,292
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
AArch64
CPP
code_generation
CPU
13,293
[ "bool", "AArch64ConditionOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** AArch64 Conditional Compares **********\\n", "<STR_LIT>", "<<", "<STR_LIT>", "********** Funct...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
PowerPC
CPP
stmt_completion
CPU
13,294
[ ";" ]
[ "const", "PPCInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
13,295
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "bool", "SIGfx90ACacheControl", "::", "enableStoreCacheBypass", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ",", "SIAtomicScope", "Scope", ",", "SIAtomicAddrSpace", "AddrSpace", ")", "const", "{", "assert", "(", "!", "MI", "->", "mayLoad", "(",...
GCC
aarch64
CPP
code_generation
CPU
13,296
[ "static", "rtx", "aarch64_add_offset", "(", "machine_mode", "mode", ",", "rtx", "temp", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "!", "aarch64_plus_immediate", "(", "GEN_INT", "(", "offset", ")", ",", "mode", ")", ")", "{", ...
[ "Set", "DEST", "to", "SRC", "+", "OFFSET", ".", "MODE", "is", "the", "mode", "of", "the", "addition", ".", "FRAME_RELATED_P", "is", "true", "if", "the", "RTX_FRAME_RELATED", "flag", "should", "be", "set", "and", "CFA", "adjustments", "added", "to", "the", ...
GCC
aarch64
CPP
stmt_completion
CPU
13,297
[ "type", "]", "=", "vectype", ";" ]
[ "tree", "decl", "=", "build_decl", "(", "input_location", ",", "TYPE_DECL", ",", "id", ",", "vectype", ")", ";", "decl", "=", "lang_hooks", ".", "decls", ".", "pushdecl", "(", "decl", ")", ";", "if", "(", "decl", "&&", "TREE_CODE", "(", "decl", ")", ...
LLVM
PowerPC
CPP
stmt_completion
CPU
13,298
[ "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", ")", ";" ]
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32" ]
LLVM
AArch64
TD
next_suggestion
CPU
13,299
[ "}" ]
[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm0_31Operand", ";" ]