Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AArch64
CPP
next_suggestion
CPU
13,300
[ "}" ]
[ "bool", "isKillImmutable", "(", ")", "const", "{", "return", "KillIsImmutable", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
13,301
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst",...
LLVM
AMDGPU
CPP
next_suggestion
GPU
13,302
[ "Register", "RSQ", "=", "B", ".", "buildIntrinsic", "(", "Intrinsic", "::", "amdgcn_rsq", ",", "{", "DstTy", "}", ")", ".", "addUse", "(", "X", ")", ".", "setMIFlags", "(", "Flags", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";" ]
[ "void", "AMDGPUPostLegalizerCombinerImpl", "::", "applyFDivSqrtToRsqF16", "(", "MachineInstr", "&", "MI", ",", "const", "Register", "&", "X", ")", "const", "{", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ...
LLVM
ARM64
TD
stmt_completion
CPU
13,303
[ "=", "Q", ";" ]
[ "class", "BaseSIMDFPCvtTwoVectorTied", "<", "bit", "Q", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "outtype", ",", "RegisterOperand", "intype", ",", "string", "asm", ",",...
LLVM
Hexagon
TD
next_suggestion
DSP
13,304
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", ...
LLVM
TPC
TD
stmt_completion
Virtual ISA
13,305
[ ";" ]
[ "class", "SpuInst_BinaryMaskI", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc1", ",", "Operand", "Isrc2", ",", "string", "asmstr", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", ...
LLVM
Mips
TD
program_repair
CPU
13,306
[ "<FIXS>", "let", "Predicates", "=", "[", "HasMips64", ",", "HasStandardEncoding", "]", "in", "{", "<FIXE>" ]
[ "defm", ":", "MovzPats0", "CPURegs", ",", "CPURegs", ",", "MOVZ_I_I", ",", "SLT", ",", "SLTu", ",", "SLTi", ",", "SLTiu", ">", ";", "defm", ":", "MovzPats1", "CPURegs", ",", "CPURegs", ",", "MOVZ_I_I", ",", "XOR", ">", ";", "defm", ":", "MovzPats2", ...
LLVM
ARM
CPP
stmt_completion
CPU
13,307
[ "ARM", "::", "FeatureDSP", "]", ";" ]
[ "bool", "hasDSP", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[" ]
LLVM
X86
CPP
next_suggestion
CPU
13,308
[ "return", "(", "~", "SrcRegNum", ")", "&", "<NUM_LIT>", ";" ]
[ "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegNum", "=", "GetX86RegNum", "(", "MI", ".", "getOperand", "(", "OpNum", ")", ")", ";", "if", "(", "(", "SrcReg", ">=", "X86", "::",...
LLVM
AMDGPU
CPP
stmt_completion
GPU
13,309
[ "addMBB", "(", "TBB", ")", ";" ]
[ "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "assert", "(", "TBB", "&&", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")",...
LLVM
Hexagon
CPP
next_suggestion
DSP
13,310
[ "}" ]
[ "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isDef", "(", ")", "||", "!", "Op", ".", "getReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Hexagon...
GCC
avr
CPP
next_suggestion
MPU
13,311
[ "}" ]
[ "static", "inline", "bool", "avr_lookup_function_attribute1", "(", "const_tree", "func", ",", "const", "char", "*", "name", ")", "{", "if", "(", "FUNCTION_DECL", "==", "TREE_CODE", "(", "func", ")", ")", "{", "if", "(", "NULL_TREE", "!=", "lookup_attribute", ...
GCC
rs6000
MD
program_repair
CPU
13,312
[ "<FIXS>", "if", "(", "SUBREG_P", "(", "op", ")", ")", "<FIXE>" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "{", "<BUGS>", "if", "(", "GET_CODE", "(", "op", ")", "=", "=", "SUBREG", ")", "<BUGE>", "{", "if", "(", "TARGET_NO_SF_SUBREG", "&", "&", "sf_subreg_operand", "(", "op...
GCC
i386
CPP
next_suggestion
CPU
13,313
[ "gcc_assert", "(", "dst", "==", "operands", "[", "<NUM_LIT>", "]", ")", ";" ]
[ "void", "ix86_fixup_binary_operands_no_copy", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "dst", "=", "ix86_fixup_binary_operands", "(", "code", ",", "mode", ",", "operands", ")", ";"...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
13,314
[ "}" ]
[ "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
13,315
[ "::", "move", "(", "Streamer", ")", ")", "{" ]
[ "AMDGPUAsmPrinter", "::", "AMDGPUAsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std" ]
GCC
arm
MD
stmt_completion
CPU
13,316
[ "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand" ]
GCC
arm
CPP
next_suggestion
CPU
13,317
[ "}" ]
[ "vceqq_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ")", "{", "return", "(", "uint16x8_t", ")", "_", "_", "builtin_neon_vceqv8hi", "(", "(", "int16x8_t", ")", "_", "_", "a", ",", "(", "int16x8_t", ")", "_", "_", "b", ")...
GCC
h8300
CPP
next_suggestion
MPU
13,318
[ "case", "SHIFT_ROT_AND", ":" ]
[ "shift_mode", "=", "QIshift", ";", "break", ";", "case", "E_HImode", ":", "shift_mode", "=", "HIshift", ";", "break", ";", "case", "E_SImode", ":", "shift_mode", "=", "SIshift", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "s...
LLVM
MSP430
CPP
stmt_completion
MPU
13,319
[ "false", ";" ]
[ "addPass", "(", "createMSP430BranchSelectionPass", "(", ")", ")", ";", "return" ]
LLVM
ARM
CPP
next_suggestion
CPU
13,320
[ "else", "I", "->", "setReg", "(", "ARM", "::", "CPSR", ")", ";" ]
[ "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "CC", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "ARMInsts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "("...
LLVM
SystemZ
TD
next_suggestion
CPU
13,321
[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";" ]
[ "class", "InstRIEc", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr",...
LLVM
AArch64
CPP
next_suggestion
CPU
13,322
[ "case", "<NUM_LIT>", ":" ]
[ "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "NumElements", ".", "isScalable", "(", ")", ")", "return", "false", ";", "switch", "(", "unsigned", "ElementBits", "=", "ElementTy", "->", "getScalarSizeInBits", "(", ")", ")", "{" ]
GCC
arm
CPP
stmt_completion
CPU
13,323
[ "~", "_", "_", "b", ";" ]
[ "return", "_", "_", "a", "&" ]
GCC
xtensa
MD
stmt_completion
MPU
13,324
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "eq_attr" ]
GCC
gcn
MD
next_suggestion
GPU
13,325
[ "rtx", "v", "=", "gen_rtx_CONST_INT", "(", "VOIDmode", ",", "MEM_VOLATILE_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "(", "<", "MODE", ">", "mode", ",", "exec", ",", "operands", "[", "<NUM_LIT>", "]", ",", "gen_rtx_SCRATCH", "(", "<", "VnDI", ">", "mode", ")", ")", "rtx", "as", "=", "gen_rtx_CONST_INT", "(", "VOIDmode", ",", "MEM_ADDR_SPACE", "(", "operands", "[", "<...
LLVM
AMDGPU
CPP
stmt_completion
GPU
13,326
[ "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";" ]
[ "Register", "Res", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "LHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "MI", ".", "getOperand...
LLVM
AMDGPU
TD
program_repair
GPU
13,327
[ "<FIXS>", "!", "subst", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "NAME", ")", ",", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "!", "subst", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "NAME", ")", ",", "<STR_LIT>", ">", ";", "<FIXE>" ]
[ "class", "RegOrV2B16", "string", "RegisterClass", ",", "string", "OperandTypePrefix", ">", ":", "RegOrImmOperand", "RegisterClass", ",", "OperandTypePrefix", "#", "<STR_LIT>", ",", "<BUGS>", "!", "subst", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "NAME", ")", ",", ...
GCC
i386
MD
program_repair
CPU
13,328
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", ...
GCC
rs6000
MD
stmt_completion
CPU
13,329
[ "<STR_LIT>", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC
i386
MD
stmt_completion
CPU
13,330
[ ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
13,331
[ "const", "{" ]
[ "bool", "enableScalableVectorization", "(", ")" ]
GCC
rx
CPP
stmt_completion
CPU
13,332
[ ")", ")", ")", "{" ]
[ "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "switch", "(", "CONST_INT_P", "(", "src", ")", "?", "GET_MODE", "(", "dest", ")", ":", "GET_MODE", "(", "src", ")", ")", "{", "case", "E_QImode", ":", "if", "(", "!", "REG_P", "(", "dest", ...
LLVM
AArch64
TD
next_suggestion
CPU
13,333
[ "}" ]
[ "def", "A64FXWrite_DUPGENERAL", ":", "SchedWriteRes", "<", "[", "A64FXGI03", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
GCC
aarch64
CPP
code_generation
CPU
13,334
[ "static", "bool", "aarch64_advsimd_valid_immediate_hs", "(", "unsigned", "int", "val32", ",", "simd_immediate_info", "*", "info", ",", "enum", "simd_immediate_check", "which", ",", "simd_immediate_info", "::", "insn_type", "insn", ")", "{", "for", "(", "unsigned", "...
[ "Return", "true", "if", "replicating", "VAL32", "is", "a", "valid", "2-byte", "or", "4-byte", "immediate", "for", "the", "Advanced", "SIMD", "operation", "described", "by", "WHICH", "and", "INSN", ".", "If", "INFO", "is", "nonnull", ",", "use", "it", "to",...
GCC
i386
MD
next_suggestion
CPU
13,335
[ "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]" ]
[ "(", "match_operand", ":", "VF_AVX512FP16VL", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "VF_AVX512FP16VL" ]
GCC
mips
MD
next_suggestion
CPU
13,336
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
rs6000
CPP
code_generation
CPU
13,337
[ "static", "const", "char", "*", "rs6000_invalid_binary_op", "(", "int", "op", "ATTRIBUTE_UNUSED", ",", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "machine_mode", "mode1", "=", "TYPE_MODE", "(", "type1", ")", ";", "machine_mode", "mode2", "=", ...
[ "Return", "the", "diagnostic", "message", "string", "if", "the", "binary", "operation", "OP", "is", "not", "permitted", "on", "TYPE1", "and", "TYPE2", ",", "NULL", "otherwise", "." ]
GCC
avr
CPP
stmt_completion
MPU
13,338
[ "name", ";" ]
[ "avr_pass_recompute_notes", "(", "gcc", "::", "context", "*", "ctxt", ",", "const", "char", "*", "name", ")", ":", "rtl_opt_pass", "(", "avr_pass_data_recompute_notes", ",", "ctxt", ")", "{", "this", "->", "name", "=" ]
LLVM
AArch64
CPP
stmt_completion
CPU
13,339
[ "return", "false", ";" ]
[ "bool", "isLegalMaskedLoadStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "ST", "->", "hasSVE", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "DataType", ")", "&&",...
GCC
tilegx
MD
stmt_completion
VLIW
13,340
[ "<NUM_LIT>", ")", ")", "]" ]
[ "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "mem", ":", "DI", "(", "match_dup" ]
GCC
s390
MD
stmt_completion
MPU
13,341
[ "define_address_constraint", "<STR_LIT>" ]
[ "(" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
13,342
[ "LoopRep", "=", "LoopRep", "->", "getParentLoop", "(", ")", ";" ]
[ "bool", "AMDGPUCFGStructurizer", "::", "isActiveLoophead", "(", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "MachineLoop", "*", "LoopRep", "=", "MLI", "->", "getLoopFor", "(", "MBB", ")", ";", "while", "(", "LoopRep", "&&", "LoopRep", "->", "getHeader"...
LLVM
PowerPC
CPP
stmt_completion
CPU
13,343
[ "false", ";" ]
[ "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetConstant", "||", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalAddress", ")", "{", "Out", "=", "N", ";", "return", "true", ";", "}", "return" ]
LLVM
ARM
TD
stmt_completion
CPU
13,344
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", "...
LLVM
CellSPU
TD
stmt_completion
MPU
13,345
[ "v4f32", ">", ";" ]
[ "def", "v4f32", ":", "LoadDFormVec", "<" ]
GCC
i386
MD
stmt_completion
CPU
13,346
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
TD
next_suggestion
CPU
13,347
[ "}" ]
[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM
Tile64
CPP
stmt_completion
VLIW
13,348
[ ")", ",", "DL", ",", "MVT", "::", "i32", ")", ";" ]
[ "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "DAG", ".", "getTarget", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", ...
GCC
arm
CPP
stmt_completion
CPU
13,349
[ "_", "_", "b", ")", ";" ]
[ "return", "_", "_", "builtin_mve_vcmulq_rot90_fv8hf", "(", "_", "_", "a", "," ]
GCC
vms
CPP
code_generation
Virtual ISA
13,350
[ "static", "char", "*", "locate_lib", "(", "char", "*", "lib_name", ")", "{", "int", "lib_len", "=", "strlen", "(", "lib_name", ")", ";", "const", "char", "*", "exts", "[", "<NUM_LIT>", "]", ";", "int", "i", ";", "if", "(", "staticp", ")", "{", "ext...
[ "Locate", "library", "LIB_NAME", "on", "the", "library", "path", "." ]
LLVM
BPF
CPP
next_suggestion
Virtual ISA
13,351
[ "}" ]
[ "SDLoc", "DL", "(", "Op", ")", ";", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "unsupported signed division, please convert to unsigned div/mod.", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getUNDEF", "(", "Op", "->", "getValueType", "(", "<NUM_LIT>", "...
GCC
aarch64
CPP
stmt_completion
CPU
13,352
[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]
[ "return", "_", "_", "builtin_shuffle", "(", "a", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
ARM
CPP
program_repair
CPU
13,353
[ "<FIXS>", "bool", "SelectRegShifterOperand", "(", "SDValue", "N", ",", "SDValue", "&", "A", ",", "SDValue", "&", "B", ",", "SDValue", "&", "C", ",", "bool", "CheckProfitability", "=", "true", ")", ";", "bool", "SelectImmShifterOperand", "(", "SDValue", "N", ...
[ "bool", "hasNoVMLxHazardUse", "(", "SDNode", "*", "N", ")", "const", ";", "bool", "isShifterOpProfitable", "(", "const", "SDValue", "&", "Shift", ",", "<STR_LIT>", "::", "<STR_LIT>", "ShOpcVal", ",", "unsigned", "ShAmt", ")", ";", "<BUGS>", "bool", "SelectShif...
GCC
alpha
CPP
code_generation
MPU
13,354
[ "int", "alpha_store_data_bypass_p", "(", "rtx_insn", "*", "out_insn", ",", "rtx_insn", "*", "in_insn", ")", "{", "rtx", "in_set", "=", "single_set", "(", "in_insn", ")", ";", "if", "(", "in_set", ")", "return", "alpha_store_data_bypass_p_1", "(", "out_insn", "...
[ "True", "if", "the", "dependency", "between", "OUT_INSN", "and", "IN_INSN", "is", "on", "the", "store", "data", "not", "the", "address", "operand", "(", "s", ")", "of", "the", "store", ".", "IN_INSN", "and", "OUT_INSN", "must", "be", "either", "a", "sing...
LLVM
MSP430
CPP
next_suggestion
MPU
13,355
[ "}" ]
[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", ...
LLVM
X86
CPP
code_generation
CPU
13,356
[ "SDValue", "X86TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "Created", ")", "const", "{", "AttributeList", "Attr...
[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
13,357
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "C2_vitpack", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ")", ",", "<STR_LIT>", ",", "tc_4414d8b1", ",", "TypeS_2op", ">", ",", "Enc_527412"...
GCC
mips
MD
stmt_completion
CPU
13,358
[ ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC
i386
MD
next_suggestion
CPU
13,359
[ "UNSPEC_SHA512RNDS2", ")", ")", "]" ]
[ "(", "unspec", ":", "V4DI", "[", "(", "match_operand", ":", "V4DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>...
LLVM
AMDGPU
CPP
program_repair
GPU
13,360
[ "<FIXS>", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "<FIXE>" ]
[ "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "<BUGS>", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ...
GCC
alpha
MD
next_suggestion
MPU
13,361
[ "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "I48MODE", "(", "ashift", ":", "I48MODE", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<S...
GCC
arm
CPP
next_suggestion
CPU
13,362
[ "}" ]
[ "vtrn_u8", "(", "uint8x8_t", "_", "_", "a", ",", "uint8x8_t", "_", "_", "b", ")", "{", "uint8x8x2_t", "_", "_", "rv", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", ...
LLVM
X86
CPP
next_suggestion
CPU
13,363
[ "if", "(", "!", "getTargetConstantBitsFromNode", "(", "MaskNode", ",", "MaskEltSizeInBits", ",", "UndefElts", ",", "EltBits", ",", "false", ",", "false", ")", ")", "return", "false", ";" ]
[ "SmallBitVector", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";" ]
GCC
loongarch
CPP
stmt_completion
CPU
13,364
[ "v4u64", ")", "_", "<NUM_LIT>", ",", "(", "v4u64", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvmin_du", "(", "(" ]
LLVM
SystemZ
TD
next_suggestion
CPU
13,365
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "InstVRIf", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr",...
LLVM
Hexagon
TD
next_suggestion
DSP
13,366
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...
LLVM
AMDGPU
CPP
next_suggestion
GPU
13,367
[ "MIB", "->", "setAsmPrinterFlag", "(", "MachineInstr", "::", "ReloadReuse", ")", ";" ]
[ "auto", "*", "TRI", "=", "static_cast", "<", "const", "SIRegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", ...
GCC
aarch64
MD
stmt_completion
CPU
13,368
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "plus", ":", "<", "DWI", ">", "(", "sign_extend", ":", "<", "DWI", ">", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_...
GCC
cris
CPP
stmt_completion
MPU
13,369
[ "type", ")", ";" ]
[ "machine_mode", "cris_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", ")", "{", "if", "(",...
GCC
sparc
MD
next_suggestion
CPU
13,370
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "SI", "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI",...
GCC
bfin
MD
stmt_completion
DSP
13,371
[ "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "HI", "(", "vec_select", ":", "HI", "(", "match_operand", ":" ]
GCC
h8300
MD
stmt_completion
MPU
13,372
[ ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "H...
LLVM
Hexagon
TD
next_suggestion
DSP
13,373
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ...
LLVM
Sparc
CPP
next_suggestion
CPU
13,374
[ "if", "(", "!", "IsV9", ")", "UsePopc", "=", "false", ";" ]
[ "UsePopc", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasNoFSMULD", "=", "false", ";", "HasNoFMULS", "=", "false", ";", "HasLeonCasa", "=", "false", ";", "HasUmacSmac", "=", "false", ";", "HasPWRPSR", "=", "false", ";", "InsertNOPLoad", "=", "f...
GCC
epiphany
CPP
stmt_completion
MPU
13,375
[ "context", "*", "ctxt", ")", "{" ]
[ "rtl_opt_pass", "*", "make_pass_mode_switch_use", "(", "gcc", "::" ]
GCC
arm
CPP
stmt_completion
CPU
13,376
[ "_", "_", "b", ";" ]
[ "vsubq_u64", "(", "uint64x2_t", "_", "_", "a", ",", "uint64x2_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "-" ]
LLVM
AArch64
TD
stmt_completion
CPU
13,377
[ ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Zd", ";", "bits", "<", "<NUM_LIT>", ">", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imms", ";", "let", "Ins...
LLVM
Hexagon
TD
stmt_completion
DSP
13,378
[ "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ...
LLVM
Hexagon
TD
next_suggestion
DSP
13,379
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
TPC
TD
next_suggestion
Virtual ISA
13,380
[ "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";" ]
[ "class", "SpuInstUncond", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ScalarInstGeneric", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(",...
LLVM
Mips
CPP
stmt_completion
CPU
13,381
[ "true", ")", ";" ]
[ "static", "MipsABIInfo", "CheriPureCap", "(", ")", "{", "return", "MipsABIInfo", "(", "ABI", "::", "N64", "," ]
LLVM
Hexagon
TD
stmt_completion
DSP
13,382
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "J2_jumptnewpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_20cdee80", ",", "TypeJ", ">", ",", "Enc_daea09", ",", "PredNewRel", "{", "let"...
GCC
i386
CPP
stmt_completion
CPU
13,383
[ "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512d", "_", "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtpd_epi64", "(", "_" ]
LLVM
Hexagon
TD
next_suggestion
DSP
13,384
[ "}" ]
[ "def", "A2_psubfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...
GCC
arm
MD
next_suggestion
CPU
13,385
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "SAT", ":", "SI", "(", "SATrev", ":", "SI", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_ope...
GCC
sparc
CPP
program_repair
CPU
13,386
[ "<FIXS>", "HOST_WIDE_INT", "value", "=", "INTVAL", "(", "op1", ")", ";", "<FIXE>" ]
[ "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", "{", "<BUGS>", "int", "value", "=", "INTVAL", "(", "op1", ")", ";", "<BUGE>", "if", "(", "SPARC_SETHI_P", "(", "value", ")", "||", "SPARC_SIMM13_P", "(", "value", ")", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
13,387
[ "NumMicroOps", "=", "<NUM_LIT>", ";" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
13,388
[ "<NUM_LIT>", ")", ";" ]
[ "static", "bool", "IsChild", "(", "const", "MachineInstr", "&", "MI", ",", "const", "WebAssemblyFunctionInfo", "&", "MFI", ")", "{", "if", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", ...
LLVM
R600
CPP
next_suggestion
GPU
13,389
[ "return", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ".", "createDFAPacketizer", "(", "II", ")", ";" ]
[ "DFAPacketizer", "*", "R600InstrInfo", "::", "CreateTargetScheduleState", "(", "const", "TargetMachine", "*", "TM", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "const", "InstrItineraryData", "*", "II", "=", "TM", "->", "getSubtargetImpl", "(", ")...
GCC
epiphany
CPP
stmt_completion
MPU
13,390
[ "attrs", ")", ")", "return", "true", ";" ]
[ "bool", "epiphany_uninterruptible_p", "(", "tree", "t", ")", "{", "tree", "attrs", ";", "if", "(", "t", ")", "{", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "t", ")", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "disinterrupt", ...
LLVM
AArch64
CPP
next_suggestion
CPU
13,391
[ "}" ]
[ "if", "(", "!", "isSysReg", "(", ")", ")", "return", "false", ";", "bool", "IsKnownRegister", ";", "StringRef", "Name", "(", "SysReg", ".", "Data", ",", "SysReg", ".", "Length", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "(", ")", ".", "fromString", "("...
GCC
ia64
MD
stmt_completion
CPU
13,392
[ ")", ")", ")", "]" ]
[ "(", "neg", ":", "VECINT", "(", "match_operand", ":", "VECINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC
frv
MD
next_suggestion
VLIW
13,393
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
X86
CPP
stmt_completion
CPU
13,394
[ "N", ")", "const", "{" ]
[ "void", "addMem512Operands", "(", "MCInst", "&", "Inst", ",", "unsigned" ]
LLVM
ARM
TD
stmt_completion
CPU
13,395
[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "def", "VST4LNd8", ":", "VST4LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "?", ",", "?", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{" ]
GCC
visium
MD
next_suggestion
Virtual ISA
13,396
[ "<STR_LIT>" ]
[ "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ior", ":", "I", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "R_FLAGS", ")", ")"...
LLVM
ARM
CPP
stmt_completion
CPU
13,397
[ "/", "<NUM_LIT>", ")", ")", ";" ]
[ "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "SrcEltSize", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "DestEltSize", "=", "DestVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(",...
GCC
lm32
MD
next_suggestion
MPU
13,398
[ "{" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
mips
MD
stmt_completion
CPU
13,399
[ "V16QI", "]", ")" ]
[ "(", "define_mode_iterator", "MSA", "[", "V2DF", "V4SF", "V2DI", "V4SI", "V8HI" ]