Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM64
CPP
next_suggestion
CPU
14,800
[ "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CC", ")", ".", "addMBB", "(", "TBB", ")", ";" ]
[ "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "FastEmitBranch", "(", "FBB", ",", "DbgLoc", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "TruncInst", "*", "TI", "=", "dyn_cast", "<", "TruncInst", ">", "(", "BI", ...
GCC
i386
CPP
stmt_completion
CPU
14,801
[ "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "mmask32", ")", "_", "_", "builtin_ia32_fpclassph512_mask", "(", "(", "_", "_", "v32hf", ")", "_", "_", "A", ",", "_", "_", "imm", "," ]
GCC
rs6000
MD
next_suggestion
CPU
14,802
[ "UNSPEC_TLSGOTTPREL", ")", ")", ")", "]" ]
[ "(", "high", ":", "P", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
X86
CPP
stmt_completion
CPU
14,803
[ "Subtarget", ",", "DAG", ")", ";" ]
[ "unsigned", "SVTBits", "=", "SVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ">", "EltBits", ";", "if", "(", "getTargetConstantB...
LLVM
MMIX
CPP
code_generation
CPU
14,804
[ "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "<STR_LIT>", "Invalid type access!", "<STR_LIT>", ")", ";", "return", "Reg", ".", "RegNum", ";", "}" ]
[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]
LLVM
XCore
CPP
next_suggestion
MPU
14,805
[ "}" ]
[ "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model...
GCC
aarch64
MD
next_suggestion
CPU
14,806
[ "[", "(", "match_operand", ":", "VNx4BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SVE_BH", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_BH" ]
GCC
tilepro
MD
next_suggestion
VLIW
14,807
[ "UNSPEC_NETWORK_RECEIVE", ")", ")" ]
[ "(", "unspec_volatile", ":", "SI", "[", "(", "const_int", "TILEPRO_NETREG_UDN0", ")", "(", "reg", ":", "SI", "TILEPRO_NETORDER_REG", ")", "]" ]
LLVM
Blackfin
CPP
code_generation
DSP
14,808
[ "unsigned", "BlackfinIntrinsicInfo", "::", "lookupName", "(", "const", "char", "*", "Name", ",", "unsigned", "Len", ")", "const", "{", "return", "<NUM_LIT>", ";", "}" ]
[ "Look", "up", "target", "intrinsic", "by", "name", "." ]
LLVM
AArch64
TD
stmt_completion
CPU
14,809
[ "idx", ";" ]
[ "def", "i16", ":", "BaseSIMDScalarCPY", "<", "FPR16", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "VectorIndexH", ">", "{", "bits", "<", "<NUM_LIT>", ">" ]
LLVM
X86
CPP
next_suggestion
CPU
14,810
[ "else", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "X86", "::", "PHI", ")", ")", ";" ]
[ "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Failed to constrain ", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "...
LLVM
X86
TD
stmt_completion
CPU
14,811
[ "<NUM_LIT>", ">", ";" ]
[ "def", "R12WH", ":", "X86Reg", "<", "<STR_LIT>", ",", "-" ]
LLVM
ARM
TD
stmt_completion
CPU
14,812
[ "=", "<NUM_LIT>", ";" ]
[ "def", "VEXTq32", ":", "VEXTq", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "v4i32", ",", "imm0_3", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "index", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT...
GCC
nds32
MD
next_suggestion
CPU
14,813
[ "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "<NUM_LIT>", ")" ]
[ "(", "unspec", ":", "HI", "[", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_UASTORE_HW", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "operand...
LLVM
PIC16
CPP
stmt_completion
MPU
14,814
[ "<<", "*", "Mang", "->", "getSymbol", "(", "Items", "[", "j", "]", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]
[ "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Items", ".", "size", "(", ")", ";", "j", "++", ")", "O", "<<", "MAI", "->", "getGlobalDirective", "(", ")" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
14,815
[ "ROTL", ";" ]
[ "SDValue", "SRL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "IPM", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "ROTL", ...
LLVM
X86
CPP
stmt_completion
CPU
14,816
[ ",", "raw_ostream", "&", "O", ")", "{" ]
[ "void", "printi256mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo" ]
GCC
m68hc11
MD
next_suggestion
MPU
14,817
[ "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC
c4x
MD
stmt_completion
DSP
14,818
[ "const_int", "<NUM_LIT>", ")", ")", "]" ]
[ "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(" ]
LLVM
AArch64
TD
next_suggestion
CPU
14,819
[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", "#", "width", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "width", "#", "<STR_LIT>", ";" ]
LLVM
AMDGPU
TD
next_suggestion
GPU
14,820
[ "let", "SubtargetPredicate", "=", "HasSDWA", ";" ]
[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "VALU", "=", "<NUM_LIT>", ";", "let", "SDWA", "=", "<NUM_LIT>", ";", "let", "ReadsModeReg", "=", "!", "or", "(", "isFloatType", "<", "P", ".", "DstVT", ">", ".", "ret", ",", "isFloatType", "<", "P"...
LLVM
TPC
TD
stmt_completion
Virtual ISA
14,821
[ "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "flavor", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Switches", "=", "sw", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "SrcB", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
14,822
[ "FROUND", ":" ]
[ "case", "ISD", "::", "FMAD", ":", "case", "ISD", "::", "FCANONICALIZE", ":", "case", "ISD", "::", "FP_ROUND", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "FABS", ":", "case", "ISD", "::", ...
GCC
mips
MD
next_suggestion
CPU
14,823
[ "(", "truncate", ":", "SUBDI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SUBDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
14,824
[ "int64_t", "CfaAdjustment", "=", "-", "StackAdjustment", ";" ]
[ "bool", "reserveCallFrame", "=", "hasReservedCallFrame", "(", "MF", ")", ";", "unsigned", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "isDestroy", "=", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "DebugLoc", "DL"...
GCC
arm
CPP
next_suggestion
CPU
14,825
[ "}" ]
[ "vqrdmlsh_lane_s32", "(", "int32x2_t", "_", "_", "a", ",", "int32x2_t", "_", "_", "b", ",", "int32x2_t", "_", "_", "c", ",", "const", "int", "_", "_", "d", ")", "{", "return", "(", "int32x2_t", ")", "_", "_", "builtin_neon_vqrdmlsh_lanev2si", "(", "_",...
LLVM
Mips
TD
stmt_completion
CPU
14,826
[ "<STR_LIT>", ")", ";" ]
[ "class", "MSA_I8_DESC_BASE", "<", "string", "instr_asm", ",", "SDPatternOperator", "OpNode", ",", "SplatComplexPattern", "SplatImm", ",", "RegisterOperand", "ROWD", ",", "RegisterOperand", "ROWS", "=", "ROWD", ",", "InstrItinClass", "itin", "=", "NoItinerary", ">", ...
LLVM
Sparc
CPP
stmt_completion
CPU
14,827
[ "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";" ]
[ "}", "else", "{", "unsigned", "OffHi", "=", "(", "unsigned", ")", "Offset", ">>", "<NUM_LIT>", "U", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ...
GCC
i386
CPP
stmt_completion
CPU
14,828
[ ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
[ "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_minpd512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "_", "B", ",", "(", "_", "_", "v8df", ")", "_", "mm512_undefined_pd", "(", ")" ...
LLVM
AMDGPU
TD
next_suggestion
GPU
14,829
[ "bits", "<", "<NUM_LIT>", ">", "slc", ";" ]
[ "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";", "let", "SubtargetPredicate", "=", "ps", ".", "SubtargetPredicate", ";", "let", "AsmMatchConverter", "=", "ps", ".", "AsmMatchConverter", ";", "let", "Constraints", "=", "ps"...
GCC
rs6000
MD
stmt_completion
CPU
14,830
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
next_suggestion
CPU
14,831
[ "MaxOffset", "=", "std", "::", "max", "(", "MaxOffset", ",", "BlockOffset", ")", ";" ]
[ "const", "MachineJumpTableEntry", "&", "JT", "=", "JTInfo", ".", "getJumpTables", "(", ")", "[", "JTIdx", "]", ";", "if", "(", "JT", ".", "MBBs", ".", "empty", "(", ")", ")", "return", "false", ";", "int", "MaxOffset", "=", "std", "::", "numeric_limits...
LLVM
AArch64
CPP
code_generation
CPU
14,832
[ "bool", "AArch64TargetLowering", "::", "SimplifyDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "OriginalDemandedBits", ",", "const", "APInt", "&", "OriginalDemandedElts", ",", "KnownBits", "&", "Known", ",", "TargetLoweringOpt", "&", "TL...
[ "Attempt", "to", "simplify", "any", "target", "nodes", "based", "on", "the", "demanded", "bits/elts", ",", "returning", "true", "on", "success", "." ]
GCC
aarch64
MD
next_suggestion
CPU
14,833
[ "}" ]
[ "(", "mult", ":", "<", "VWIDE", ">", "(", "sign_extend", ":", "<", "VWIDE", ">", "(", "match_operand", ":", "SD_HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "<", "VWIDE", ">", "(", "vec_select", ":", "<", "VEL", ">", ...
LLVM
Hexagon
TD
next_suggestion
DSP
14,834
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ...
LLVM
AArch64
CPP
next_suggestion
CPU
14,835
[ "case", "MachineOperand", "::", "MO_Immediate", ":", "{" ]
[ "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "...
LLVM
Mips
CPP
program_repair
CPU
14,836
[ "<FIXS>", "std", "::", "deque", "std", "::", "pair", "unsigned", ",", "SDValue", ">>", "&", "RegsToPass", ",", "<FIXE>" ]
[ "void", "MipsTargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "SDValue", ">", "&", "Ops", ",", "<BUGS>", "std", "::", "deque", "std", "::", "pair", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "<BUGE>", "bool", "IsPICCall", ",",...
GCC
ia64
MD
next_suggestion
CPU
14,837
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "RF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "RF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...
LLVM
VE
CPP
next_suggestion
CPU
14,838
[ "default", ":" ]
[ "void", "VEAsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "switch", "("...
LLVM
Mips
TD
stmt_completion
CPU
14,839
[ ",", "MSA128HOpnd", ">", ";" ]
[ "class", "BZ_H_DESC", ":", "MSA_CBRANCH_DESC_BASE", "<", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
14,840
[ "<STR_LIT>", ";" ]
[ "let", "DiagnosticType", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", "#", "Width", ";", "let", "RenderMethod", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "Width", "#", "<STR_LIT>", "#", "Scal...
LLVM
ARM
TD
next_suggestion
CPU
14,841
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "le...
LLVM
Mips
TD
stmt_completion
CPU
14,842
[ "<NUM_LIT>", ">", ";" ]
[ "class", "SRLI_W_ENC", ":", "MSA_BIT_W_FMT", "<", "<NUM_LIT>", "," ]
LLVM
Mips
CPP
next_suggestion
CPU
14,843
[ "if", "(", "!", "PSV", "->", "isAliased", "(", "MFI", ")", ")", "return", "false", ";" ]
[ "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "auto", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "const", "PseudoSourceValue", "*", "PSV", "=", "MMO", ".", "getPseudoVa...
LLVM
Hexagon
TD
next_suggestion
DSP
14,844
[ "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
[ "def", "C2_cmpltu", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_56f114f4", ",", "TypeALU32_3op", ">", "{", "let", ...
LLVM
X86
CPP
next_suggestion
CPU
14,845
[ "if", "(", "!", "(", "STI", ".", "hasFeature", "(", "X86", "::", "Mode64Bit", ")", "||", "STI", ".", "hasFeature", "(", "X86", "::", "Mode32Bit", ")", ")", ")", "return", "false", ";" ]
[ "assert", "(", "allowAutoPadding", "(", ")", "&&", "<STR_LIT>", "incorrect initialization!", "<STR_LIT>", ")", ";", "if", "(", "OS", ".", "getAssembler", "(", ")", ".", "isBundlingEnabled", "(", ")", ")", "return", "false", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
14,846
[ ";" ]
[ "if", "(", "(", "RegNo", ">=", "X86", "::", "XMM8", "&&", "RegNo", "<=", "X86", "::", "XMM15", ")", "||", "(", "RegNo", ">=", "X86", "::", "XMM24", "&&", "RegNo", "<=", "X86", "::", "XMM31", ")", "||", "(", "RegNo", ">=", "X86", "::", "YMM8", "...
LLVM
AArch64
CPP
stmt_completion
CPU
14,847
[ "return", "E", ";" ]
[ "MIOffset", "/", "=", "MemSize", ";", "}", "else", "{", "MIOffset", "*=", "MemSize", ";", "}", "}", "if", "(", "BaseReg", "==", "MIBaseReg", "&&", "(", "(", "Offset", "==", "MIOffset", "+", "OffsetStride", ")", "||", "(", "Offset", "+", "OffsetStride",...
LLVM
AMDGPU
CPP
stmt_completion
GPU
14,848
[ "V_MOVRELD_B32_V16", ";" ]
[ "return", "AMDGPU", "::", "V_MOVRELD_B32_V1", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "V_MOVRELD_B32_V2", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "V_MOVRELD_B32_V4", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "V_MO...
LLVM
ARM
TD
stmt_completion
CPU
14,849
[ ",", "<STR_LIT>", ">", ";" ]
[ "def", ":", "VFP2MnemonicAlias", "<", "<STR_LIT>" ]
LLVM
Mips
CPP
next_suggestion
CPU
14,850
[ "TOut", ".", "emitRRI", "(", "Mips", "::", "ADDiu", ",", "ATReg", ",", "ZeroReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";" ]
[ "unsigned", "ZeroReg", ";", "if", "(", "IsMips64", ")", "{", "DivOp", "=", "Signed", "?", "Mips", "::", "DSDIV", ":", "Mips", "::", "DUDIV", ";", "ZeroReg", "=", "Mips", "::", "ZERO_64", ";", "}", "else", "{", "DivOp", "=", "Signed", "?", "Mips", "...
GCC
powerpcspe
CPP
stmt_completion
CPU
14,851
[ "-", "<NUM_LIT>", ")", ")", ";" ]
[ "return", "(", "_", "_", "X", "&", "(", "_", "_", "X" ]
LLVM
ARM
CPP
stmt_completion
CPU
14,852
[ "EmitCodeAlignment", "(", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}", "assert", "(", "Section", "&&", "<STR_LIT>", "must ha...
LLVM
MSP430
CPP
stmt_completion
MPU
14,853
[ "(", "MI", ")", ";" ]
[ "if", "(", "!", "MI", "->", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isBarrier", "(", ")", ")", "return", "true", ";", "if", "(", "!", "MI", "->", "isPredicable", ...
LLVM
ARM
CPP
next_suggestion
CPU
14,854
[ "}" ]
[ "case", "ARM", "::", "VST1d8wb_fixed", ":", "return", "ARM", "::", "VST1d8wb_register", ";", "case", "ARM", "::", "VST1d16wb_fixed", ":", "return", "ARM", "::", "VST1d16wb_register", ";", "case", "ARM", "::", "VST1d32wb_fixed", ":", "return", "ARM", "::", "VST...
LLVM
X86
CPP
next_suggestion
CPU
14,855
[ "return", "true", ";" ]
[ "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".word", "<STR_LIT>", ")", "return", "ParseDirectiveWo...
LLVM
Hexagon
CPP
stmt_completion
DSP
14,856
[ "=", "Z", ";" ]
[ "CmpInst", "::", "Predicate", "P", ";", "Value", "*", "A", "=", "nullptr", ",", "*", "B", "=", "nullptr", ",", "*", "C", "=", "nullptr", ";", "if", "(", "!", "match", "(", "CondV", ",", "m_ICmp", "(", "P", ",", "m_And", "(", "m_Value", "(", "A"...
GCC
rs6000
MD
stmt_completion
CPU
14,857
[ "<STR_LIT>", ")" ]
[ "(", "define_code_attr", "fetchop_name", "[", "(", "plus", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "(", "ior", "<STR_LIT>", ")", "(", "xor", "<STR_LIT>", ")", "(", "and", "<STR_LIT>", ")", "]", ")", "(", "define_code_attr", "fetchop_pred", "[", "...
GCC
pa
MD
stmt_completion
CPU
14,858
[ "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
code_generation
GPU
14,859
[ "std", "::", "string", "AMDGPUTargetID", "::", "toString", "(", ")", "const", "{", "std", "::", "string", "StringRep", "=", "<STR_LIT>", "<STR_LIT>", ";", "raw_string_ostream", "StreamRep", "(", "StringRep", ")", ";", "auto", "TargetTriple", "=", "STI", ".", ...
[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]
LLVM
X86
CPP
next_suggestion
CPU
14,860
[ "}" ]
[ "void", "X86MCCodeEmitter", "::", "emitSIBByte", "(", "unsigned", "SS", ",", "unsigned", "Index", ",", "unsigned", "Base", ",", "raw_ostream", "&", "OS", ")", "const", "{", "emitByte", "(", "modRMByte", "(", "SS", ",", "Index", ",", "Base", ")", ",", "OS...
LLVM
AArch64
CPP
next_suggestion
CPU
14,861
[ "}" ]
[ "MRI", ".", "setRegBank", "(", "Trunc", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "RBI", ".", "getRegBank", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Trunc", ".", "getReg", ...
LLVM
Hexagon
TD
stmt_completion
DSP
14,862
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_pzxthf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb65...
LLVM
Hexagon
TD
program_repair
DSP
14,863
[ "<FIXS>", "def", "Hexagon_A2_sat", ":", "<FIXE>", "<FIXS>", "def", "Hexagon_A2_satb", ":", "<FIXE>", "<FIXS>", "def", "Hexagon_A2_sath", ":", "<FIXE>", "<FIXS>", "def", "Hexagon_A2_satub", ":", "<FIXE>", "<FIXS>", "def", "Hexagon_A2_satuh", ":", "<FIXE>", "<FIXS>", ...
[ "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "...
GCC
rs6000
MD
stmt_completion
CPU
14,864
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", "(", "eq_attr" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
14,865
[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "hasSrcD", "=", "<NUM_LIT>", ";", "bit", "Src2IsVRF", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Src2", ")", ",", "<STR_LIT>", ")", ";", "bit", "Src4IsVRF", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Src4"...
LLVM
X86
CPP
next_suggestion
CPU
14,866
[ "TsanIgnoreWritesEnd", "(", ")", ";" ]
[ "TargetJITInfo", "::", "LazyResolverFn", "X86JITInfo", "::", "getLazyResolverFunction", "(", "JITCompilerFn", "F", ")", "{", "TsanIgnoreWritesBegin", "(", ")", ";", "JITCompilerFunction", "=", "F", ";" ]
GCC
powerpcspe
MD
stmt_completion
CPU
14,867
[ ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
aarch64
MD
next_suggestion
CPU
14,868
[ "<STR_LIT>" ]
[ "(", "bswap", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
mcore
MD
next_suggestion
MPU
14,869
[ "(", "match_test", "<STR_LIT>", ")", ")", ")", ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "ior", "(", "match_test", "<STR_LIT>", ")", "(", "and", "(", "match_test", "<STR_LIT>", ")" ]
GCC
c4x
MD
next_suggestion
DSP
14,870
[ "(", "ashiftrt", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
14,871
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "C2_bitsclri", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u6_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeS_2op", ">", ",", "Enc_5d6c34",...
GCC
s390
CPP
next_suggestion
MPU
14,872
[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "vec", "[", "i", "]", "!=", "NULL_RTX", ")", "elts", "++", ";" ]
[ "rtx", "*", "use", "=", "&", "vec", "[", "<NUM_LIT>", "]", ";", "rtx", "*", "clobber_thunk_reg", "=", "&", "vec", "[", "<NUM_LIT>", "]", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "addr_location", ")", "==", "SYMBOL_REF", ")", "{", "if", "("...
LLVM
Hexagon
TD
next_suggestion
DSP
14,873
[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
14,874
[ "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]
[ "def", "VecListOneDWordIndexed", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "VecListOneDWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$" ]
GCC
arm
CPP
next_suggestion
CPU
14,875
[ "}" ]
[ "vqshrn_n_u32", "(", "uint32x4_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "(", "uint16x4_t", ")", "_", "_", "builtin_neon_vqshrnu_nv4si", "(", "(", "int32x4_t", ")", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
14,876
[ "(", ")", ";" ]
[ "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "SimplifyDemandedBits", "(", "N1", ",", "DemandedMask", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"...
LLVM
ARM
TD
next_suggestion
CPU
14,877
[ "}" ]
[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "VecListDPair", ":", "$", "Vd", ")", ",", "IIC_VLD1x2...
GCC
arm
CPP
stmt_completion
CPU
14,878
[ "_", "_", "p", ")", ";" ]
[ "uint64_t", "_", "_", "c", "=", "(", "(", "uint64_t", ")", "_", "_", "b", ")", "<<", "<NUM_LIT>", ";", "return", "_", "_", "builtin_mve_vdwdupq_m_n_uv16qi", "(", "_", "_", "arm_vuninitializedq_u8", "(", ")", ",", "_", "_", "a", ",", "_", "_", "c", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
14,879
[ ")", "return", "false", ";" ]
[ "case", "AMDGPU", "::", "V_MAC_F16_e64", ":", "case", "AMDGPU", "::", "V_MAC_F32_e64", ":", "case", "AMDGPU", "::", "V_MAC_LEGACY_F32_e64", ":", "case", "AMDGPU", "::", "V_FMAC_F16_e64", ":", "case", "AMDGPU", "::", "V_FMAC_F16_t16_e64", ":", "case", "AMDGPU", "...
GCC
nds32
MD
next_suggestion
CPU
14,880
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":"...
LLVM
ARM
CPP
stmt_completion
CPU
14,881
[ ")", ";" ]
[ "case", "ESize16", ":", "return", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "case", "ESize32", ":", "return", "(", "(", "insn", ">>",...
LLVM
SystemZ
CPP
next_suggestion
CPU
14,882
[ "}" ]
[ "if", "(", "Node", "->", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Chain", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", ...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
14,883
[ "return", "Bottom", ";" ]
[ "MachineBasicBlock", "*", "SortRegionInfo", "::", "getBottom", "(", "const", "WebAssemblyException", "*", "WE", ")", "{", "MachineBasicBlock", "*", "Bottom", "=", "WE", "->", "getHeader", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "WE", ...
LLVM
R600
CPP
next_suggestion
GPU
14,884
[ "Consts", ".", "push_back", "(", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "Chan", ")", ";" ]
[ "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "MIs", ".", "size", "(", ")", ";", "i", "<", "n", ";", "i", "++", ")", "{", "MachineInstr", "*", "MI", "=", "MIs", "[", ...
GCC
nds32
MD
stmt_completion
CPU
14,885
[ "lshiftrt", "rotatert", "]", ")" ]
[ "(", "define_code_iterator", "shift_rotate", "[", "ashift", "ashiftrt" ]
LLVM
MSP430
CPP
stmt_completion
MPU
14,886
[ ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestRe...
LLVM
X86
CPP
stmt_completion
CPU
14,887
[ ")", ";" ]
[ "assert", "(", "LD", "&&", "<STR_LIT>", "Unexpected null LoadSDNode", "<STR_LIT>" ]
GCC
rs6000
MD
stmt_completion
CPU
14,888
[ "]", ")" ]
[ "UNSPEC_VSX_CVSPDPN", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
14,889
[ "PI", ")", "{" ]
[ "static", "void", "removeExternalCFGEdges", "(", "MachineBasicBlock", "*", "StartMBB", ",", "MachineBasicBlock", "*", "EndMBB", ")", "{", "DenseSet", "<", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">>", "Succs", ";", "uns...
LLVM
AArch64
TD
next_suggestion
CPU
14,890
[ "let", "ParserMatchClass", "=", "UImm6s2Operand", ";" ]
[ "def", "uimm6s2", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "&", "&", "(", "(", "Imm", "%", "<NUM_LIT>", ")",...
GCC
arm
MD
next_suggestion
CPU
14,891
[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "vec_select", ":", "V8QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", ...
LLVM
Mips
CPP
stmt_completion
CPU
14,892
[ "LParen", ":" ]
[ "case", "AsmToken", "::", "Plus", ":", "return", "getParser", "(", ")", ".", "ParseExpression", "(", "Res", ")", ";", "case", "AsmToken", "::", "Percent", ":", "{", "SMLoc", "E", ";", "return", "parseRelocOperand", "(", "Res", ",", "E", ")", ";", "}", ...
GCC
arm
CPP
next_suggestion
CPU
14,893
[ "if", "(", "val", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]
[ "int", "thumb_shiftable_const", "(", "unsigned", "HOST_WIDE_INT", "val", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "<NUM_LIT>", ";", "int", "i", ";", "val", "=", "val", "&", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "u", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
14,894
[ "==", "MVT", "::", "v2f64", ")", "{" ]
[ "SDValue", "ARMTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", ...
LLVM
PowerPC
TD
program_repair
CPU
14,895
[ "<FIXS>", "class", "GP8", "GPR", "SubReg", ",", "string", "n", ">", ":", "PPCReg", "SubReg", ".", "Name", ">", "{", "<FIXE>" ]
[ "}", "<BUGS>", "class", "GP8", "GPR", "SubReg", ">", ":", "PPCReg", "SubReg", ".", "Name", ">", "{", "<BUGE>", "field", "bits", "<NUM_LIT>", ">", "Num", "=", "SubReg", ".", "Num", ";", "let", "SubRegs", "=", "[", "SubReg", "]", ";", "}" ]
GCC
aarch64
MD
next_suggestion
CPU
14,896
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V16QI", "[", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "CRYPTO_AESMC", ")", ")", "]", "<STR_LIT>"...
LLVM
MBlaze
CPP
next_suggestion
MPU
14,897
[ "break", ";" ]
[ "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "CallOperandVal", "==", "NULL", ")", "return", "CW_Default", ";", "const", "Type", "*", "type", "=", "CallOperandVal", "->...
GCC
sh
CPP
stmt_completion
CPU
14,898
[ "-", "<NUM_LIT>", ";" ]
[ "int", "sh_media_register_for_return", "(", ")", "{", "int", "regno", ";", "int", "tr0_used", ";", "if", "(", "!", "current_function_is_leaf", ")", "return" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
14,899
[ "AsmToken", "::", "Colon", ")", ";" ]
[ "return", "Token", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "NextToken", ".", "is", "(" ]