Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM
TD
stmt_completion
CPU
15,100
[ "<STR_LIT>", ",", "SDTARMVGETLN", ">", ";" ]
[ "def", "NEONvgetlanes", ":", "SDNode", "<" ]
LLVM
AArch64
CPP
program_repair
CPU
15,101
[ "<FIXS>", "MachObjectWriter", "*", "Writer", ",", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "<FIXE>" ]
[ "}", "void", "AArch64MachObjectWriter", "::", "RecordRelocation", "(", "<BUGS>", "MachObjectWriter", "*", "Writer", ",", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "<BUGE>", "const", "MCFragment", "*", "Fragment", ",", "...
GCC
arm
MD
stmt_completion
CPU
15,102
[ "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "ior", "(" ]
LLVM
ARM64
TD
next_suggestion
CPU
15,103
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
15,104
[ "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_bregx", ")", ";" ]
[ "else", "if", "(", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op1", ".", "getReg", "(", ")", "!=", "X86", "::", "NoRegister", "&&", "TRI", "->", "regsOverlap", "(", "Op1", ".", "getReg", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", "...
GCC
arm
CPP
stmt_completion
CPU
15,105
[ ")", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
[ "return", "(", "uint8x16_t", ")", "_", "_", "builtin_neon_vrshru_nv16qi", "(", "(", "int8x16_t" ]
GCC
alpha
MD
next_suggestion
MPU
15,106
[ "}", ")" ]
[ "{", "emit_insn", "(", "gen_imb", "(", ")", ")", "DONE" ]
LLVM
Hexagon
TD
next_suggestion
DSP
15,107
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LI...
LLVM
PowerPC
TD
program_repair
CPU
15,108
[ "<FIXS>", "def", "BCLalways", ":", "BForm_2", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "condbrtarget", ":", "$", "BD", ")", ",", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>"...
[ "let", "isCall", "=", "<NUM_LIT>", ",", "hasCtrlDep", "=", "<NUM_LIT>", ",", "isCodeGenOnly", "=", "<NUM_LIT>", ",", "PPC970_Unit", "=", "<NUM_LIT>", ",", "hasSideEffects", "=", "<NUM_LIT>", "in", "{", "let", "Defs", "=", "[", "LR", "]", ",", "Uses", "=", ...
GCC
s390
MD
program_repair
MPU
15,109
[ "<FIXS>", "(", "compare", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "<NUM_LIT>", ")", "<BUGS>", "(", "compare", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LI...
GCC
rs6000
MD
program_repair
CPU
15,110
[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "const_string", "<STR_LIT>", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ...
LLVM
X86
CPP
stmt_completion
CPU
15,111
[ ")", "const", "{" ]
[ "bool", "isTargetCygMing", "(" ]
GCC
aarch64
MD
next_suggestion
CPU
15,112
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<...
LLVM
Hexagon
TD
next_suggestion
DSP
15,113
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
15,114
[ "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "CCVT", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";" ]
[ "SDValue", "AMDGPUTargetLowering", "::", "LowerUDIVREM", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", ...
LLVM
X86
CPP
stmt_completion
CPU
15,115
[ ";" ]
[ "InstructionCost", "X86TTIImpl", "::", "getBranchMispredictPenalty", "(", ")", "const", "{", "return", "<NUM_LIT>" ]
GCC
aarch64
CPP
stmt_completion
CPU
15,116
[ "x", "<STR_LIT>", "(", "c", ")", ":", ")", ";" ]
[ "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ",", "_", "_", "gnu_inline__", ",", "_", "_", "artificial__", ")", ")", "vmlal_n_s16", "(", "int32x4_t", "a", ",", "int16x4_t", "b", ",", "int16_t", "c", ")", "{", "int32x4_t", "result", "...
GCC
i386
CPP
stmt_completion
CPU
15,117
[ "A", ",", "_", "_", "m128d", "_", "_", "B", ",", "_", "_", "mmask8", "_", "_", "U", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask3_fmadd_sd", "(", "_", "_", "m128d", "_", "_", "W", ...
LLVM
Hexagon
TD
stmt_completion
DSP
15,118
[ ";" ]
[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LI...
LLVM
AArch64
TD
stmt_completion
CPU
15,119
[ "simm9", ":", "$", "offset", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "store", "(", "v2f32", "FPR64", ":", "$", "Rt", ")", ",", "(", "am_unscaled64", "GPR64sp", ":", "$", "Rn", ",", "simm9", ":", "$", "offset", ")", ")", ",", "(", "STURDi", "FPR64", ":", "$", "Rt", ",", "GPR64sp", ":"...
LLVM
AMDGPU
CPP
next_suggestion
GPU
15,120
[ "}" ]
[ "static", "unsigned", "getIdxEn", "(", "SDValue", "VIndex", ")", "{", "if", "(", "auto", "VIndexC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "VIndex", ")", ")", "return", "VIndexC", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ";", "return",...
LLVM
AArch64
CPP
next_suggestion
CPU
15,121
[ "SDValue", "ConcatVectors", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "DL", ",", "ConcatVT", ",", "LoadOps", ")", ";" ]
[ "static", "SDValue", "performLOADCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "SelectionDAG", "&", "DAG", ",", "const", "AArch64Subtarget", "*", "Subtarget", ")", "{", "if", "(", "Subtarget", "->", "suppor...
GCC
v850
MD
next_suggestion
MPU
15,122
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "plus", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<ST...
LLVM
XCore
CPP
next_suggestion
MPU
15,123
[ "llvm_unreachable", "(", "<STR_LIT>", "unimplemented operand", "<STR_LIT>", ")", ";" ]
[ "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "...
GCC
loongarch
CPP
stmt_completion
CPU
15,124
[ "<NUM_LIT>", ",", "(", "v32i8", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvmulwod_h_b", "(", "(", "v32i8", ")", "_" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
15,125
[ "unsigned", "Opcode", "=", "InstrInfo", "->", "getStoreOpcodeForSpill", "(", "RC", ")", ";" ]
[ "const", "PPCInstrInfo", "*", "InstrInfo", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "Info...
LLVM
ARM
TD
next_suggestion
CPU
15,126
[ "}" ]
[ "let", "ParserMatchClass", "=", "AddrMode3AsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR", ":", "$", "base", ",", "GPR", ":", "$", "offsreg", ",", "i32imm", ":", "$", "offsimm", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
15,127
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
i386
CPP
stmt_completion
CPU
15,128
[ "_", "_", "U", ",", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ",", "const", "int", "_", "_", "R", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_scalef_round_ss", "(", "_", "_", "mmask8" ]
LLVM
X86
TD
stmt_completion
CPU
15,129
[ ",", "SKXPort015", ",", "SKXPort0156", "]", ">", "{" ]
[ "def", ":", "WriteRes", "<", "WritePCmpEStrM", ",", "[", "SKXPort0", ",", "SKXPort5" ]
GCC
sh
MD
stmt_completion
CPU
15,130
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "match_code" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
15,131
[ "VDataDwords", ",", "unsigned", "VAddrDwords", ")", "{" ]
[ "int", "getMIMGOpcode", "(", "unsigned", "BaseOpcode", ",", "unsigned", "MIMGEncoding", ",", "unsigned" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
15,132
[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", ...
GCC
i386
MD
stmt_completion
CPU
15,133
[ "FLAGS_REG", ")", ")", "]" ]
[ "(", "udiv", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>",...
LLVM
TPC
CPP
stmt_completion
Virtual ISA
15,134
[ "(", ")", ";" ]
[ "FunctionPass", "*", "llvm", "::", "createPromoteMemoryToRegsPass", "(", ")", "{", "return", "new", "PromoteMemoryToRegs" ]
LLVM
X86
CPP
next_suggestion
CPU
15,135
[ "if", "(", "AmountDef", "->", "isCopy", "(", ")", "&&", "AmountDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "AmountReg", "=", "AmountDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ";" ]
[ "if", "(", "Amount", "==", "SlotSize", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "RegA", ",", "Reg...
LLVM
Mips
CPP
next_suggestion
CPU
15,136
[ "}" ]
[ "if", "(", "VT", "==", "MVT", "::", "Untyped", ")", "return", "Subtarget", ".", "hasDSP", "(", ")", "?", "&", "Mips", "::", "ACC64DSPRegClass", ":", "&", "Mips", "::", "ACC64RegClass", ";", "return", "TargetLowering", "::", "getRepRegClassFor", "(", "VT", ...
LLVM
AArch64
CPP
stmt_completion
CPU
15,137
[ "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";" ]
[ "bool", "isXSeqPair", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", "&&", "!", "Reg", ".", "isVector", "&&", "AArch64MCRegisterClasses", "[", "<STR_LIT>", "::", "<STR_LIT>" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
15,138
[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "SrcD", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op3", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
15,139
[ "unsigned", "DestReg", "=", "*", "DRI", ";" ]
[ "for", "(", "auto", "DRI", "=", "PHIInfo", ".", "dests_begin", "(", ")", ",", "DE", "=", "PHIInfo", ".", "dests_end", "(", ")", ";", "DRI", "!=", "DE", ";", "++", "DRI", ")", "{" ]
GCC
aarch64
CPP
stmt_completion
CPU
15,140
[ "_", "_", "b", ";" ]
[ "return", "_", "_", "a", "+" ]
LLVM
X86
TD
stmt_completion
CPU
15,141
[ "src2", ")", ")", ")", ")", ",", "(", "VUNPCKHPSYrm", "VR256", ":", "$", "src1", ",", "addr", ":", "$", "src2", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v8i32", "(", "X86Unpckh", "VR256", ":", "$", "src1", ",", "(", "bc_v8i32", "(", "loadv4i64", "addr", ":", "$" ]
GCC
aarch64
CPP
next_suggestion
CPU
15,142
[ "}" ]
[ "vcreate_p64", "(", "uint64_t", "_", "_", "a", ")", "{", "return", "(", "poly64x1_t", ")", "_", "_", "a", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
15,143
[ "}" ]
[ "HexagonLDBackend", "&", "ld_backend", "=", "getTarget", "(", ")", ";", "switch", "(", "pReloc", ".", "type", "(", ")", ")", "{", "case", "llvm", "::", "ELF", "::", "R_HEX_LO16", ":", "case", "llvm", "::", "ELF", "::", "R_HEX_HI16", ":", "case", "llvm"...
GCC
rl78
CPP
stmt_completion
MPU
15,144
[ "need_bank", ")", ")", ")", ";" ]
[ "emit_move_insn", "(", "sp", ",", "ax", ")", ";", "}", "else", "{", "while", "(", "fs", ">", "<NUM_LIT>", ")", "{", "int", "fs_byte", "=", "(", "fs", ">", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "fs", ";", "emit_insn", "(", "gen_addhi3", "(", "sp"...
LLVM
ARM64
TD
next_suggestion
CPU
15,145
[ "let", "ParserMatchClass", "=", "BranchTarget14Operand", ";" ]
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
15,146
[ ")", ",", "(", "v8i16", "(", "MVE_VSHL_qrs16", "(", "v8i16", "MQPR", ":", "$", "Qm", ")", ",", "rGPR", ":", "$", "Rm", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v8i16", "(", "ARMvshls", "(", "v8i16", "MQPR", ":", "$", "Qm", ")", ",", "(", "v8i16", "(", "ARMvdup", "rGPR", ":", "$", "Rm", ")", ")", ")" ]
GCC
i386
CPP
stmt_completion
CPU
15,147
[ ")", "_", "mm256_avx512_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_movedup_pd", "(", "_", "_", "mmask8", "_", "_", ...
LLVM
AArch64
TD
stmt_completion
CPU
15,148
[ "<NUM_LIT>", ";" ]
[ "dag", "OutOperandList", "=", "oops", ";", "dag", "InOperandList", "=", "iops", ";", "let", "Pattern", "=", "pattern", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=" ]
LLVM
VE
CPP
stmt_completion
CPU
15,149
[ "<STR_LIT>", "find truncate to not i32 integer", "<STR_LIT>", ")", ";" ]
[ "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "AND", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "XOR", ":", "case", "ISD", "::", "SELECT", ":", "case", "ISD", "::", "CopyToReg", ":", "for", "(", "const", "SDNode", "*", "U", ":", "Use...
LLVM
AMDGPU
CPP
next_suggestion
GPU
15,150
[ "addPass", "(", "&", "BranchRelaxationPassID", ")", ";" ]
[ "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "&", "SIInsertSkipsPassID", ")", ";", "addPass", "(", "createSIDebuggerInsertNopsPass", "(", ")", ")", ";" ]
GCC
vax
MD
stmt_completion
CPU
15,151
[ "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "not", "(", "match_operand" ]
LLVM
Hexagon
TD
stmt_completion
DSP
15,152
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ...
GCC
rs6000
MD
stmt_completion
CPU
15,153
[ ")", ")" ]
[ "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
15,154
[ ")", "return", "HazardType", ";" ]
[ "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "HazardType", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLane...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
15,155
[ "paramHasAttr", "(", "OpNo", ",", "Attribute", "::", "ImmArg", ")", ")", ")", ")", "continue", ";" ]
[ "void", "SPIRVEmitIntrinsics", "::", "processInstrAfterVisit", "(", "Instruction", "*", "I", ")", "{", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==",...
LLVM
AMDGPU
CPP
next_suggestion
GPU
15,156
[ "Found", "=", "Term", ".", "isIdenticalTo", "(", "MI", ")", ";" ]
[ "ReadsCond", "|=", "A", "->", "readsRegister", "(", "CondReg", ",", "TRI", ")", ";", "}", "if", "(", "A", "==", "E", ")", "return", "false", ";", "MachineOperand", "&", "Op1", "=", "A", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", ...
LLVM
X86
CPP
stmt_completion
CPU
15,157
[ "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "SrcEltBits", "(", "NumSrcElts", ",", "APInt", "(", "SrcEltSizeInBits", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", "...
GCC
i386
MD
stmt_completion
CPU
15,158
[ "<STR_LIT>", ")" ]
[ "(", "vec_select", ":", "<", "ssequartermode", ">", "(", "match_operand", ":", "V8FI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]"...
LLVM
X86
CPP
next_suggestion
CPU
15,159
[ "<STR_LIT>", "e-p:32:32-f64:32:64-i64:32:64-f80:32:32-f128:128:128-n8:16:32-S128", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "JITInfo", "(", "*", "this", ")", "{"...
[ "X86_32TargetMachine", "::", "X86_32TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", ...
LLVM
AArch64
CPP
program_repair
CPU
15,160
[ "<FIXS>", "MachineInstr", "::", "FrameSetup", ",", "false", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ")", ";", "<FIXE>" ]
[ "}", "else", "{", "emitFrameOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "-", "NumBytes", ",", "TII", ",", "<BUGS>", "MachineInstr", "::", "FrameSetup", ",", "false", ",", "Ne...
GCC
arm
MD
stmt_completion
CPU
15,161
[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
15,162
[ "defaultSDWASrc0Sel", "(", ")", "const", "{" ]
[ "AMDGPUOperand", "::", "Ptr", "AMDGPUAsmParser", "::" ]
LLVM
X86
CPP
program_repair
CPU
15,163
[ "<FIXS>", "<FIXE>", "<FIXS>", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "O", "<<", "'", "[", "'", ";", "printOper...
[ "void", "X86AsmPrinter", "::", "PrintDebugValueComment", "(", "const", "MachineInstr", "*", "MI", ",", "raw_ostream", "&", "O", ")", "{", "<BUGS>", "O", "<<", "'", "\\t", "'", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", "DEBUG_VALUE: ...
GCC
pru
CPP
next_suggestion
CPU
15,164
[ "}" ]
[ "machine_mode", "opmode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "gcc_assert", "(", "opmode", "==", "HImode", "||", "opmode", "==", "SImode", ")", ";", "if", "(", "is_end", ")", "emit_jump_insn", "(", "gen_doloop_end_internal", "(...
GCC
mips
CPP
program_repair
CPU
15,165
[ "<FIXS>", "output_address", "(", "GET_MODE", "(", "op", ")", ",", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]
[ "case", "MEM", ":", "if", "(", "letter", "==", "'", "D", "'", ")", "<BUGS>", "output_address", "(", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "else", "if", "(", "letter", ...
GCC
rs6000
CPP
stmt_completion
CPU
15,166
[ ")", "&&", "GET_MODE_NUNITS", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", "||", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DDmode", ")", ")", ")", ")", ...
[ "enum", "tls_model", "model", "=", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ";", "if", "(", "model", "!=", "<NUM_LIT>", ")", "return", "rs6000_legitimize_tls_address", "(", "x", ",", "model", ")", ";", "}", "extra", "=", "<NUM_LIT>", ";", "switch", "(", "mod...
LLVM
ARM
CPP
code_generation
CPU
15,167
[ "void", "ARMBaseInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",...
[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
LLVM
Mips
TD
program_repair
CPU
15,168
[ "<FIXS>", "(", "OR", "(", "SELNEZ", "i32", ":", "$", "t", ",", "(", "XORi", "i32", ":", "$", "cond", ",", "immZExt16", ":", "$", "imm", ")", ")", ",", "(", "SELEQZ", "i32", ":", "$", "f", ",", "(", "XORi", "i32", ":", "$", "cond", ",", "imm...
[ "(", "SELNEZ", "i32", ":", "$", "f", ",", "(", "XORi", "i32", ":", "$", "cond", ",", "immZExt16", ":", "$", "imm", ")", ")", ")", ">", ",", "ISA_MIPS32R6", ";", "def", ":", "MipsPat", "(", "select", "(", "i32", "(", "setne", "i32", ":", "$", ...
LLVM
Hexagon
TD
next_suggestion
DSP
15,169
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
XCore
CPP
stmt_completion
MPU
15,170
[ ")", ")", ")", ";" ]
[ "void", "XCorePassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", "&", "getXCoreTargetMachine", "(" ]
LLVM
X86
CPP
stmt_completion
CPU
15,171
[ ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{" ]
[ "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
15,172
[ "return", "(", "Consumer", "-", "Hexagon", "::", "V0", ")", "&", "<NUM_LIT>", ";" ]
[ "if", "(", "Producer", ">=", "Hexagon", "::", "W0", "&&", "Producer", "<=", "Hexagon", "::", "W15", ")", "if", "(", "Consumer", ">=", "Hexagon", "::", "V0", "&&", "Consumer", "<=", "Hexagon", "::", "V31", ")" ]
GCC
i386
MD
program_repair
CPU
15,173
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC
aarch64
CPP
stmt_completion
CPU
15,174
[ ")", ";" ]
[ "HOST_WIDE_INT", "base_offset", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "||", "mode", "==", "TImode", ")", "base_offset", "=", "(", "(", "offset", "+", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", ")", "&", "~", "(", ...
LLVM
PowerPC
CPP
stmt_completion
CPU
15,175
[ "Chain", ";" ]
[ "if", "(", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isMacOSX", "(", ")", "&&", "Subtarget", ".", "getTargetTriple", "(", ...
LLVM
AArch64
TD
next_suggestion
CPU
15,176
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", ...
LLVM
TriCore
CPP
stmt_completion
MPU
15,177
[ "createImm", "(", "off4", ")", ")", ";" ]
[ "if", "(", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s2", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Succ...
GCC
arm
MD
stmt_completion
CPU
15,178
[ "DF", "<STR_LIT>", ")" ]
[ "(", "V2SI", "<STR_LIT>", ")", "(", "V4HF", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
15,179
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
15,180
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NU...
LLVM
ARM
CPP
code_generation
CPU
15,181
[ "InstructionCost", "ARMTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",...
[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]
GCC
i386
CPP
next_suggestion
CPU
15,182
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_or_epi32", "(", "_", "_", "m512i", "_", "_", "A", "...
LLVM
ARM
CPP
program_repair
CPU
15,183
[ "<FIXS>", "TII", ".", "get", "(", "Opcode", ")", ")", "<FIXE>" ]
[ "if", "(", "STI", "->", "isThumb", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "ARM", "::", "TCRETURNri", ")", "{", "BuildMI", "(", "MBB", ",", "...
GCC
i386
MD
program_repair
CPU
15,184
[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ...
LLVM
Mips
CPP
next_suggestion
CPU
15,185
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";" ]
[ "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "FCCRegClassID", ",", "RegNo", ")", ";" ]
LLVM
Sparc
TD
program_repair
CPU
15,186
[ "<FIXS>", "let", "mayLoad", "=", "<NUM_LIT>", ",", "isAsmParserOnly", "=", "<NUM_LIT>", "in", "{", "<FIXE>", "<FIXS>", "(", "outs", "IntRegs", ":", "$", "dst", ")", ",", "(", "ins", "MEMrr", ":", "$", "addr", ",", "TailRelocSymTLSLoad", ":", "$", "sym", ...
[ "let", "DecoderMethod", "=", "<STR_LIT>", "indefm", "LDX", ":", "Load", "<STR_LIT>", ",", "<NUM_LIT>", ",", "load", ",", "I64Regs", ",", "i64", ">", ";", "<BUGS>", "let", "mayLoad", "=", "<NUM_LIT>", ",", "isAsmParserOnly", "=", "<NUM_LIT>", "in", "<BUGE>", ...
GCC
i386
MD
next_suggestion
CPU
15,187
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", ...
GCC
bfin
CPP
stmt_completion
DSP
15,188
[ "<NUM_LIT>", ";" ]
[ "if", "(", "TARGET_OMIT_LEAF_FRAME_POINTER", ")", "flag_omit_frame_pointer", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_FDPIC", ")", "error", "(", "<STR_LIT>", "%<-mfdpic%> is not supported, please use a bfin-linux-uclibc ", "<STR_LIT>", "<STR_LIT>", "target", "<STR_LIT>", ")"...
LLVM
X86
CPP
stmt_completion
CPU
15,189
[ ")", ".", "addReg", "(", "FlagReg1", ")", ";" ]
[ "default", ":", "break", ";", "case", "CmpInst", "::", "FCMP_OEQ", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "Predicate", "=", "CmpInst", "::", "ICMP_NE", ";", "break", ";", "case", "CmpInst", "::", "FCM...
GCC
loongarch
MD
next_suggestion
CPU
15,190
[ "if", "(", "loongarch_legitimize_move", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "<STR_LIT>", "{" ]
GCC
s390
MD
next_suggestion
MPU
15,191
[ "<STR_LIT>" ]
[ "(", "unspec", ":", "VF_HW", "[", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "FPINT", ")", ")", "]" ]
GCC
i386
CPP
stmt_completion
CPU
15,192
[ "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vcvttph2udq256_mask", "(", "_", "_", "A", ",", "(", "_", "_", "v8si", ")", "_", "mm256_setzero_si256", "(", ")", ",", "(", "_" ]
GCC
arm
CPP
stmt_completion
CPU
15,193
[ "base", ",", "_", "_", "offset", ")", ";" ]
[ "_", "_", "arm_vldrbq_gather_offset_u32", "(", "uint8_t", "const", "*", "_", "_", "base", ",", "uint32x4_t", "_", "_", "offset", ")", "{", "return", "_", "_", "builtin_mve_vldrbq_gather_offset_uv4si", "(", "(", "_", "_", "builtin_neon_qi", "*", ")", "_", "_"...
LLVM
AMDGPU
CPP
code_generation
GPU
15,194
[ "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "if", "(", "CurrCycleInstr", "->", "isImplicitDef", "(", ")", ")", "return", ";", "else", "if", "(", "CurrCycleInstr", "->", "isDebugIns...
[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...
GCC
mips
CPP
stmt_completion
CPU
15,195
[ "]", "=", "field", ";" ]
[ "i", "=", "<NUM_LIT>", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "valtype", ")", ";", "field", "!=", "<NUM_LIT>", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")...
GCC
aarch64
MD
stmt_completion
CPU
15,196
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "and", "(" ]
GCC
h8300
MD
program_repair
MPU
15,197
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "def...
GCC
frv
MD
next_suggestion
VLIW
15,198
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MHDSETS", ")", ")", "]", "<STR_LIT>", "<S...
GCC
arm
CPP
stmt_completion
CPU
15,199
[ "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "a", ")", ";" ]
[ "vld3q_p16", "(", "const", "poly16_t", "*", "_", "_", "a", ")", "{", "union", "{", "poly16x8x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ci", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", ...