Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM64
TD
stmt_completion
CPU
15,800
[ "=", "<NUM_LIT>", ";" ]
[ "class", "BaseSIMDDifferentThreeVectorTied", "<", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "outtype", ",", "RegisterOperand", "intype1", ",", "RegisterOperand", "intype2", ",", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
15,801
[ "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";" ]
[ "}", "}", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "...
GCC
mips
MD
stmt_completion
CPU
15,802
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
XNCM
CPP
stmt_completion
CPU
15,803
[ "::", "i8", ";" ]
[ "return", "MVT" ]
GCC
rs6000
CPP
stmt_completion
CPU
15,804
[ "mode", "[", "i", "]", ")", ";" ]
[ "unsigned", "ret", "=", "<NUM_LIT>", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "ret", "=", "(", "ret", "*", "(", "unsigned", ")", "MAX_MACHINE_MODE", ")", "+", "(", "(", "unsign...
LLVM
TPC
TD
stmt_completion
Virtual ISA
15,805
[ "<STR_LIT>", ")", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "bits", "<", "<NUM_LIT>", ">", "funcId", ";", "let", "Dest", "=", "dest", ...
GCC
mn10300
MD
next_suggestion
MPU
15,806
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "eq_...
LLVM
ARM
TD
program_repair
CPU
15,807
[ "<FIXS>", "string", "opc", ",", "string", "asm", ",", "string", "cstr", ",", "list", "dag", ">", "pattern", ">", ":", "NDataI", "oops", ",", "iops", ",", "itin", ",", "opc", ",", "asm", ",", "cstr", ",", "pattern", ">", "{", "<FIXE>" ]
[ "class", "N3V", "bit", "op24", ",", "bit", "op23", ",", "bits", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op6", ",", "bit", "op4", ",", "dag", "oops", ",", "dag", "iops", ",", "InstrItinClass", "itin", ",", "<...
GCC
spu
CPP
code_generation
MPU
15,808
[ "static", "section", "*", "spu_select_section", "(", "tree", "decl", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_TYPE", "(", "decl", ")", "!=", "error_mark_node", "&&", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", ...
[ "Implement", "targetm.select_section", "." ]
LLVM
X86
CPP
stmt_completion
CPU
15,809
[ "getReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";" ]
[ "if", "(", "TRI", "->", "getSubRegIndex", "(", "NewSrcReg", ",", "OldSrc", ".", "getReg", "(", ")", ")", "!=", "TRI", "->", "getSubRegIndex", "(", "NewDestReg", ",", "OldDest", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "MachineInstrBui...
GCC
aarch64
CPP
stmt_completion
CPU
15,810
[ ";" ]
[ "static", "bool", "has_memory_op", "(", "rtx_insn", "*", "mem_insn", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "mem_insn", ")", ",", "ALL", ")", "if", "(", "MEM_P", "("...
GCC
s390
CPP
next_suggestion
MPU
15,811
[ "if", "(", "mem_count", "==", "<NUM_LIT>", ")", "return", "nunroll", ";" ]
[ "const", "unsigned", "int", "max_insns", "=", "optimize", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "nunroll", "=", "MIN", "(", "nunroll", ",", "max_insns", "/", "loop", "->", "ninsns", ")", ";", "}", "bbs", "=", "get_loop_body", "(", "...
LLVM
SystemZ
TD
next_suggestion
CPU
15,812
[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";" ]
[ "class", "InstRILb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr",...
LLVM
AArch64
TD
next_suggestion
CPU
15,813
[ "}" ]
[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm0_15Operand", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
15,814
[ ")", ";" ]
[ "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "int", "OffsetOpIdx", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "addr", ")", ";", "int", "RegOpIdx",...
GCC
ft32
MD
stmt_completion
MPU
15,815
[ ")", ")" ]
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>"...
LLVM
PowerPC
CPP
stmt_completion
CPU
15,816
[ "Ext2", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";" ]
[ "Reduced", "=", "combineBVOfVecSExt", "(", "N", ",", "DAG", ")", ";", "if", "(", "Reduced", ")", "return", "Reduced", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "v2f64", ")", "return", "SDValue", "(", ")...
GCC
powerpcspe
CPP
next_suggestion
CPU
15,817
[ "}" ]
[ "if", "(", "cum", "->", "floats_in_gpr", "==", "<NUM_LIT>", ")", "{", "cum", "->", "words", "++", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "bitpos", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "cum", "->", ...
GCC
alpha
MD
next_suggestion
MPU
15,818
[ "UNSPEC_LITERAL", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "...
LLVM
VE
CPP
next_suggestion
CPU
15,819
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "llvm_unreachable", "(", "<STR_LIT>", "Unknown fixup kind!", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "case", "FK_PCRel_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_2", ":", "case", "FK_PCRel_2", ":", "return", "<NUM_LIT>", ";", "return", "<NUM_LI...
GCC
pdp11
MD
stmt_completion
MPU
15,820
[ "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FCC_REGNUM", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC
rx
CPP
next_suggestion
CPU
15,821
[ "for", "(", "unsigned", "int", "i", "=", "low", ";", "i", "<=", "high", ";", "i", "++", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "word_mode", ",", "i", ")", ")", ";" ]
[ "static", "void", "add_pop_cfi_notes", "(", "rtx_insn", "*", "insn", ",", "unsigned", "int", "high", ",", "unsigned", "int", "low", ")", "{", "rtx", "t", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "(", "high", "-", "low", "+", "<N...
LLVM
X86
CPP
stmt_completion
CPU
15,822
[ "Constraint_X", ";" ]
[ "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", "v", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_v", ";", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", "X", "<STR_LIT>", ")", "return", "InlineAsm", "::" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
15,823
[ "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Se...
[ "assert", "(", "MI", "->", "mayLoad", "(", ")", "&&", "MI", "->", "mayStore", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==",...
LLVM
Hexagon
TD
next_suggestion
DSP
15,824
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpeqn1_f_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
15,825
[ "if", "(", "!", "hasNoImmOrEqual", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ",", "<NUM_LIT>", ",", "Mask", ")", "||", "!", "hasNoImmOrEqual", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src1_modifiers", ",", "<NUM_LIT>", ",", ...
[ "unsigned", "Op", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "TII", "->", "isVOP3", "(", "Op", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "Op", ")", ")", "{", "LLVM_DEBUG...
GCC
arm
MD
next_suggestion
CPU
15,826
[ "<STR_LIT>", ")" ]
[ "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM
X86
CPP
code_generation
CPU
15,827
[ "SDValue", "X86SelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVol...
[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]
LLVM
X86
CPP
next_suggestion
CPU
15,828
[ "if", "(", "ShiftAmt", "<", "<NUM_LIT>", ")", "{" ]
[ "if", "(", "!", "V2", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "int", "ShiftAmt", "=", "-", "<NUM_LIT>", ";", "int", "NumElts", "=", "Mask", ".", "size", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i...
LLVM
AArch64
CPP
next_suggestion
CPU
15,829
[ "}" ]
[ "if", "(", "ConstraintVT", ".", "isFloatingPoint", "(", ")", ")", "return", "<STR_LIT>", "w", "<STR_LIT>", ";", "if", "(", "ConstraintVT", ".", "isVector", "(", ")", "&&", "(", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "Const...
LLVM
TVM
CPP
stmt_completion
Virtual ISA
15,830
[ "i", ";" ]
[ "std", "::", "optional", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "extractBlock", "(", ")", "{", "if", "(", "i", ">=", "DelIndices", ".", "size", "(", ")", ")", "return", "{", "}", ";", "auto", "cur_begin_idx", "=", "DelIndic...
LLVM
VE
TD
stmt_completion
CPU
15,831
[ ">", ";" ]
[ "def", "CC_IG", ":", "CC_VAL", "<", "<NUM_LIT>" ]
LLVM
ARM
CPP
code_generation
CPU
15,832
[ "unsigned", "ARMTargetLowering", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo"...
[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]
LLVM
AGC
CPP
stmt_completion
MPU
15,833
[ "==", "<NUM_LIT>", ")", "return", "BlockNumber", ";" ]
[ "if", "(", "SectionName", ".", "startswith", "(", "<STR_LIT>", "BLOCK", "<STR_LIT>", ")", ")", "{", "int64_t", "BlockNumber", "=", "strtoi", "(", "SectionName", ".", "drop_front", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "BlockNumber", "==", "<NUM_LIT>", ...
GCC
s390
MD
stmt_completion
MPU
15,834
[ "<STR_LIT>", ")" ]
[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
15,835
[ "DebugLoc", "DL", "=", "DI", "->", "getDebugLoc", "(", ")", ";" ]
[ "Register", "R", "=", "MO", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DI", "=", "MRI", "->", "getVRegDef", "(", "R", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "R", ")", ";", "Register", "NewR...
LLVM
X86
CPP
stmt_completion
CPU
15,836
[ ")", "const", "override", "{" ]
[ "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU" ]
GCC
mcore
MD
next_suggestion
MPU
15,837
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
15,838
[ "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "<NUM_LIT>", ")", ";" ]
[ "else", "MAI", "=", "new", "PPCELFMCAsmInfo", "(", "isPPC64", ",", "TheTriple", ")", ";", "unsigned", "Reg", "=", "isPPC64", "?", "PPC", "::", "X1", ":", "PPC", "::", "R1", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
15,839
[ "break", ";" ]
[ "switch", "(", "Mode", ")", "{", "default", ":", "return", "true", ";", "case", "'", "w", "'", ":", "Reg", "=", "getWRegFromXReg", "(", "Reg", ")", ";" ]
GCC
loongarch
CPP
stmt_completion
CPU
15,840
[ "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvextl_qu_du", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_" ]
LLVM
Hexagon
TD
next_suggestion
DSP
15,841
[ "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rss32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", ...
LLVM
AArch64
TD
stmt_completion
CPU
15,842
[ "FPRC", ":", "$", "Src", ",", "FPRC", ":", "$", "Rn", ")", ",", "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "NoItinerary", ">", ";" ]
[ "class", "NeonI_Scalar2SameMisc_accum_size", "<", "bit", "u", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asmop", ",", "RegisterClass", "FPRC", ">", ":", "NeonI_Scalar2SameMisc", "<", "u", ",", "s...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
15,843
[ "return", "false", ";" ]
[ "bool", "WebAssembly", "::", "isCatch", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "CATCH_I32", ":", "case", "WebAssembly", "::", "CATCH_I64", ":", "case", "W...
GCC
avr
CPP
program_repair
MPU
15,844
[ "<FIXS>", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "<FIXE>", "<FIXS>", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "...
[ "if", "(", "GET_CODE", "(", "x", ")", "==", "IF_THEN_ELSE", "&&", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const0_rtx", "||", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const1_rtx", ")", "<BUGS>", "&&", "GET_RTX_CLASS", "(", "GET_CODE"...
GCC
mcore
CPP
code_generation
MPU
15,845
[ "static", "tree", "mcore_handle_naked_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "...
[ "Handle", "a", "``", "naked", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]
LLVM
Sparc
CPP
stmt_completion
CPU
15,846
[ "TSInfo", ";" ]
[ "const", "SelectionDAGTargetInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&" ]
LLVM
Hexagon
TD
stmt_completion
DSP
15,847
[ "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
GCC
i386
MD
stmt_completion
CPU
15,848
[ "(", "V32HI", "<STR_LIT>", ")" ]
[ "[", "(", "V4SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", "...
LLVM
SystemZ
CPP
next_suggestion
CPU
15,849
[ "}" ]
[ "if", "(", "IsNegative", ")", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", "...
GCC
i386
MD
stmt_completion
CPU
15,850
[ ")", "]", ")" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
15,851
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
15,852
[ "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod" ]
GCC
tilegx
MD
next_suggestion
VLIW
15,853
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "...
LLVM
PowerPC
CPP
stmt_completion
CPU
15,854
[ "MFFS", ":" ]
[ "bool", "PPCInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")",...
GCC
cris
MD
next_suggestion
MPU
15,855
[ "<STR_LIT>" ]
[ "(", "and", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
15,856
[ "getDataLayout", "(", ")", ".", "getGlobalPrefix", "(", ")", ")", ")", "Name", "=", "Name", ".", "drop_front", "(", ")", ";" ]
[ "SmallString", "<", "<NUM_LIT>", ">", "Directive", ";", "raw_svector_ostream", "OS", "(", "Directive", ")", ";", "StringRef", "Name", "=", "Sym", "->", "getName", "(", ")", ";", "Triple", "TT", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ";", "if",...
LLVM
X86
CPP
stmt_completion
CPU
15,857
[ ")", ";" ]
[ "void", "printi64mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printMemReference", "(", "MI", ",", "OpNo", ",", "O" ]
LLVM
X86
CPP
code_generation
CPU
15,858
[ "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get...
[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
LLVM
ARM
TD
stmt_completion
CPU
15,859
[ "=", "<STR_LIT>", ";" ]
[ "def", "VecListThreeQAllLanesAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod" ]
GCC
lm32
MD
stmt_completion
MPU
15,860
[ ")", ")" ]
[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
15,861
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
LLVM
Cpu0
CPP
stmt_completion
CPU
15,862
[ "[", "<NUM_LIT>", "]", ".", "ImmOperand", "<", "<NUM_LIT>", ")", ")", "return", ";" ]
[ "void", "Cpu0AnalyzeImmediate", "::", "ReplaceADDiuSHLWithLUi", "(", "InstSeq", "&", "Seq", ")", "{", "if", "(", "(", "Seq", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "||", "(", "Seq", "[", "<NUM_LIT>", "]", ".", "Opc", "!=", "ADDiu", ")", "||", ...
GCC
aarch64
MD
next_suggestion
CPU
15,863
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
Mips
CPP
stmt_completion
CPU
15,864
[ ";" ]
[ "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Index", ",", "Identifier", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "S", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "*", "this", ")", ")...
GCC
mmix
MD
next_suggestion
CPU
15,865
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
15,866
[ "WorkQ", ")", "{" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "WorkQ", ".", "size", "(", ")", ";", "++", "i", ")", "append_range", "(", "WorkQ", ",", "*", "WorkQ", "[", "i", "]", ")", ";", "USet", "Rs", ";", "for", "(", "MachineLoop", "*", "L",...
GCC
arm
CPP
stmt_completion
CPU
15,867
[ "_", "m64", "_", "_", "m2", ")", "{" ]
[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_cmpeq_pi32", "(", "_", "_", "m64", "_", "_", "m1", ",", "_" ]
GCC
arm
CPP
code_generation
CPU
15,868
[ "static", "void", "arm_unwind_emit", "(", "FILE", "*", "out_file", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "not", "e", ",", "pat", ";", "bool", "handled_one", "=", "false", ";", "if", "(", "arm_except_unwind_info", "(", "&", "global_options", ")", ...
[ "Emit", "unwind", "directives", "for", "the", "given", "insn", "." ]
GCC
mt
CPP
program_repair
CPU
15,869
[ "<FIXS>", "mt_nops_required", "=", "<NUM_LIT>", ";", "mt_nop_reasons", "=", "<STR_LIT>", "load->arith dependency delay", "<STR_LIT>", ";", "<FIXE>" ]
[ "if", "(", "prev_attr", "==", "TYPE_LOAD", "&&", "insn_true_dependent_p", "(", "prev_i", ",", "insn", ")", ")", "{", "<BUGS>", "ms1_nops_required", "=", "<NUM_LIT>", ";", "ms1_nop_reasons", "=", "<STR_LIT>", "load->arith dependency delay", "<STR_LIT>", ";", "<BUGE>"...
LLVM
Hexagon
TD
next_suggestion
DSP
15,870
[ "}" ]
[ "def", "J4_cmpgtn1_tp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...
LLVM
AArch64
TD
stmt_completion
CPU
15,871
[ "(", "OpNode", "(", "v8i8", "V64", ":", "$", "Rn", ")", ")", ")", "]", ">", ";" ]
[ "def", "v8i8", ":", "BaseSIMDTwoSameVector", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "<NUM_LIT>", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v8i8", "V64", ":", "$", "Rd", ")", "," ]
LLVM
ARM
TD
stmt_completion
CPU
15,872
[ "nImmSplatI32", ":", "Operand", "<", "i32", ">", "{" ]
[ "def", "nImmSplatI32AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def" ]
GCC
rs6000
CPP
next_suggestion
CPU
15,873
[ "break", ";" ]
[ "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "use", ")", ",", "swap_reg", ")", ")", "continue", ";", "if", "(", "!", "def_link", "||", "!", "def_link", "->", "ref", "||", "DF_REF_IS_ARTIFICIAL", "(", "def_link", "->", "ref", ")", "||", "def_l...
GCC
i386
MD
stmt_completion
CPU
15,874
[ "]", ")", ")", ")", "]" ]
[ "(", "vec_concat", ":", "V32SF", "(", "match_operand", ":", "V16SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(",...
GCC
mn10300
MD
next_suggestion
MPU
15,875
[ "(", "ior", "(", "match_test", "<STR_LIT>", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
15,876
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst",...
LLVM
AArch64
CPP
next_suggestion
CPU
15,877
[ "const", "MachineInstrBuilder", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ";" ]
[ "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "get...
GCC
c6x
MD
stmt_completion
VLIW
15,878
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "mult", ":", "SI", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI" ]
LLVM
Hexagon
TD
stmt_completion
DSP
15,879
[ ";" ]
[ "def", "F2_conv_df2w_chop", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{", "let", "Inst", "{"...
LLVM
Hexagon
TD
next_suggestion
DSP
15,880
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", ...
GCC
c6x
MD
stmt_completion
VLIW
15,881
[ "]", ")" ]
[ "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ...
LLVM
AArch64
TD
next_suggestion
CPU
15,882
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", ...
LLVM
Hexagon
TD
stmt_completion
DSP
15,883
[ ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ...
LLVM
ARM
CPP
next_suggestion
CPU
15,884
[ "return", "false", ";" ]
[ "if", "(", "Opc", "==", "Instruction", "::", "Add", "||", "Opc", "==", "Instruction", "::", "Sub", ")", "{", "if", "(", "!", "I", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "ICmpInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ...
GCC
bfin
CPP
code_generation
DSP
15,885
[ "static", "e_funkind", "funkind", "(", "tree", "funtype", ")", "{", "tree", "attrs", "=", "TYPE_ATTRIBUTES", "(", "funtype", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "interrupt_handler", "<STR_LIT>", ",", "attrs", ")", ")", "return", "INTERRU...
[ "Examine", "machine-dependent", "attributes", "of", "function", "type", "FUNTYPE", "and", "return", "its", "type", ".", "See", "the", "definition", "of", "E_FUNKIND", "." ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
15,886
[ "}" ]
[ "BlockInfo", "&", "BI", "=", "Blocks", "[", "MBB", "]", ";", "if", "(", "(", "II", ".", "OutNeeds", "&", "StateWQM", ")", "&&", "!", "II", ".", "Needs", "&&", "(", "MI", ".", "isTerminator", "(", ")", "||", "(", "TII", "->", "usesVM_CNT", "(", ...
LLVM
AArch64
TD
next_suggestion
CPU
15,887
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "b15_b12", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "b15_b12", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", ";" ]
GCC
arm
MD
next_suggestion
CPU
15,888
[ ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "SI", "(", "lshiftrt", ":", "DI", "(", "mult", ":", "DI", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "...
LLVM
AMDGPU
CPP
code_generation
GPU
15,889
[ "bool", "parse", "(", "cl", "::", "Option", "&", "O", ",", "StringRef", "ArgName", ",", "StringRef", "Arg", ",", "unsigned", "&", "Value", ")", "{", "if", "(", "Arg", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Value", ")", ")", "return", "O", ".", ...
[ "Parses", "just-constructed", "SpecialCaseList", "entries", "from", "a", "memory", "buffer", "." ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
15,890
[ "return", "nullptr", ";" ]
[ "return", "&", "AMDGPU", "::", "SGPR_192RegClass", ";", "case", "<NUM_LIT>", ":", "return", "&", "AMDGPU", "::", "SGPR_256RegClass", ";", "case", "<NUM_LIT>", ":", "return", "&", "AMDGPU", "::", "SGPR_512RegClass", ";", "case", "<NUM_LIT>", ":", "return", "&",...
GCC
spu
MD
next_suggestion
MPU
15,891
[ "rtx", "mask", "=", "gen_reg_rtx", "(", "DImode", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "DF", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "rtx", "c0", "=", "gen_re...
LLVM
AMDGPU
CPP
stmt_completion
GPU
15,892
[ "(", "II", ")", ";" ]
[ "const", "InstrItineraryData", "*", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "static_cast", "<", "const", "AMDGPUSubtarget", "&", ">", "(", "STI", ")", ".", "createDFAPacketizer" ]
LLVM
Hexagon
TD
next_suggestion
DSP
15,893
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", ...
LLVM
X86
CPP
code_generation
CPU
15,894
[ "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ...
[ "Create", "an", "X86", "target", "." ]
LLVM
X86
CPP
next_suggestion
CPU
15,895
[ "case", "TYPE_ZMM", ":" ]
[ "static", "bool", "translateRM", "(", "MCInst", "&", "mcInst", ",", "const", "OperandSpecifier", "&", "operand", ",", "InternalInstruction", "&", "insn", ",", "const", "MCDisassembler", "*", "Dis", ")", "{", "switch", "(", "operand", ".", "type", ")", "{", ...
LLVM
X86
CPP
stmt_completion
CPU
15,896
[ "case", "MVT", "::", "v4i32", ":", "case", "MVT", "::", "v2i64", ":" ]
[ "default", ":", "return", "TargetLowering", "::", "findRepresentativeClass", "(", "VT", ")", ";", "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i64", ":", "RRC", "=", "Subtarget"...
GCC
sh
MD
stmt_completion
CPU
15,897
[ "<NUM_LIT>", "]", ")", ")" ]
[ "emit_insn", "(", "gen_truncdfsf2_i4", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]
GCC
mips
MD
next_suggestion
CPU
15,898
[ "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MULSA_W_PH", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
15,899
[ "}" ]
[ "class", "VpuInstConvertIntGen1", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rsrc2", ",", "Operand", "Pred", ",", "string", "asmstr", ",", "bit", "hasImm", ">", ":", "VectorInstShort", "<", "opc", ",", "asmstr", ">", "{", "let", "Out...