Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
X86
TD
stmt_completion
CPU
17,200
[ "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ">", ";" ]
[ "def", "MM2", ":", "X86Reg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", ",", "DwarfRegNum", "<" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
17,201
[ "bits", "<", "<NUM_LIT>", ">", "mask", ";" ]
[ "let", "InOperandList", "=", "(", "ins", "Rsrc1", ":", "$", "op1", ",", "TPCImm", "<", "Isrc2", ">", ":", "$", "op2", ",", "DimMask", ":", "$", "mask", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", ...
GCC
arm
MD
stmt_completion
CPU
17,202
[ "V4SI", "V8HI", "V16QI", "]", ")" ]
[ "(", "define_mode_iterator", "VINTW", "[", "V2SI", "V4HI", "V8QI" ]
GCC
arm
MD
stmt_completion
CPU
17,203
[ "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(" ]
LLVM
PowerPC
TD
program_repair
CPU
17,204
[ "<FIXS>", "def", "XSCVQPSDZ", ":", "X_VT5_XO5_VB5", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "f128", ":", "$", "RST", ",", "(", "PPCany_fctidz", "f128", ":", "$", "RB", ")", ")", "]", ">", ";", "def", "...
[ "let", "mayRaiseFPException", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "XSCVQPSDZ", ":", "X_VT5_XO5_VB5", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "def", "XSCVQPSWZ", ":", "X_VT5_XO5_VB5", "<NUM_LIT>", ",...
LLVM
AArch64
TD
stmt_completion
CPU
17,205
[ ",", "(", "i32", "imm", ":", "$", "cc", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "AArch64csinc", "GPR32", ":", "$", "tval", ",", "GPR32", ":", "$", "fval", ",", "(", "i32", "imm", ":", "$", "cc", ")", ",", "NZCV", ")", ",", "(", "CSINCWr", "GPR32", ":", "$", "tval", ",", "GPR32", ":", "$", "fv...
LLVM
AMDGPU
TD
next_suggestion
GPU
17,206
[ "}" ]
[ "class", "SOPPRelaxTable", "<", "bit", "isRelaxed", ",", "string", "keyName", ",", "string", "gfxip", ">", "{", "bit", "IsRelaxed", "=", "isRelaxed", ";", "string", "KeyName", "=", "keyName", "#", "gfxip", ";" ]
LLVM
X86
CPP
program_repair
CPU
17,207
[ "<FIXS>", "if", "(", "MBB", "->", "isLayoutSuccessor", "(", "TrueMBB", ")", ")", "{", "<FIXE>" ]
[ "CmpInst", "::", "Predicate", "Predicate", "=", "CI", "->", "getPredicate", "(", ")", ";", "<BUGS>", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TrueMBB", ")", ")", "{", "<BUGE>", "std", "::", "swap", "(", "TrueMBB", ",", "FalseMB...
LLVM
ARM
TD
next_suggestion
CPU
17,208
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{"...
LLVM
Hexagon
CPP
stmt_completion
DSP
17,209
[ "getNode", "(", ")", ")", ";" ]
[ "MVT", "VecTy", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i8", ",", "Data", ".", "size", "(", ")", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getBuildVector", "(", "VecTy", ",", "dl", ",", "Elems", ")", ";", "SDValue", "LV", "=", "Low...
LLVM
Hexagon
TD
stmt_completion
DSP
17,210
[ "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vraddub_acc", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", ...
GCC
tilegx
MD
next_suggestion
VLIW
17,211
[ "(", "match_test", "<STR_LIT>", ")" ]
[ "(", "ior", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
AArch64
CPP
stmt_completion
CPU
17,212
[ "HasAES", ";" ]
[ "bool", "hasAES", "(", ")", "const", "{", "return" ]
LLVM
X86
CPP
stmt_completion
CPU
17,213
[ "::", "VK_PLT", ";" ]
[ "PLTRelativeVariantKind", "=", "MCSymbolRefExpr" ]
GCC
powerpcspe
MD
next_suggestion
CPU
17,214
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "div", ":", "V2SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
arm
MD
stmt_completion
CPU
17,215
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
VE
CPP
code_generation
CPU
17,216
[ "bool", "VEDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "InlineAsm", "::", "ConstraintCode", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1"...
[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
17,217
[ ">", ",", "Enc_b9c5fb", "{" ]
[ "def", "F2_conv_df2d_chop", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
17,218
[ ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";" ]
[ "if", "(", "SIInstrInfo", "::", "isSMRD", "(", "*", "MI", ")", "&&", "checkSMRDHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "SIInstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "&&", "checkVMEMHazards", "(", "...
LLVM
ARM
CPP
next_suggestion
CPU
17,219
[ "emitWordLE", "(", "Binary", ")", ";" ]
[ "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", ...
LLVM
Hexagon
CPP
code_generation
DSP
17,220
[ "ScheduleHazardRecognizer", "::", "HazardType", "HexagonHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "||", "T...
[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]
LLVM
X86
CPP
stmt_completion
CPU
17,221
[ ",", "true", ")", ";" ]
[ "static", "void", "printSignExtend", "(", "const", "MachineInstr", "*", "MI", ",", "MCStreamer", "&", "OutStreamer", ",", "int", "SrcEltBits", ",", "int", "DstEltBits", ")", "{", "printExtend", "(", "MI", ",", "OutStreamer", ",", "SrcEltBits", ",", "DstEltBits...
GCC
rs6000
CPP
next_suggestion
CPU
17,222
[ "}" ]
[ "_", "_", "c", "=", "(", "_", "_", "vector", "unsigned", "int", ")", "vec_cmpgt", "(", "_", "_", "a", ",", "_", "_", "float_exp_mask", ")", ";", "_", "_", "d", "=", "(", "_", "_", "vector", "unsigned", "int", ")", "vec_cmpgt", "(", "_", "_", ...
LLVM
X86
CPP
program_repair
CPU
17,223
[ "<FIXS>", "SDValue", "SRL", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v16i16", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";", "<FIXE>" ]
[ "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")", "{", "<BUGS>", "SDValue", "SRL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v16i16", ",", "R", ",", "DAG", ".", ...
LLVM
VE
CPP
next_suggestion
CPU
17,224
[ "return", "MCDisassembler", "::", "Success", ";" ]
[ "uint64_t", "tgt", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "tgt", ")", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
17,225
[ "}" ]
[ "UsedList", "=", "AMDGPU", "::", "getUsedList", "(", "M", ")", ";", "bool", "Changed", "=", "processUsedLDS", "(", "M", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "!", "AMDGPU", "::", "i...
LLVM
Mips
TD
stmt_completion
CPU
17,226
[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "class", "SAT_U_B_ENC", ":", "MSA_BIT_B_FMT", "<" ]
LLVM
X86
CPP
stmt_completion
CPU
17,227
[ "->", "getBasePtr", "(", ")", ";" ]
[ "SDNode", "*", "User", "=", "*", "Op", "->", "use_begin", "(", ")", ";", "if", "(", "!", "ISD", "::", "isNormalStore", "(", "User", ")", ")", "return", "false", ";", "auto", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", ";", ...
LLVM
Hexagon
TD
next_suggestion
DSP
17,228
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", ...
LLVM
Hexagon
TD
next_suggestion
DSP
17,229
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_zxth", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", ...
LLVM
Hexagon
TD
next_suggestion
DSP
17,230
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_paddifnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...
GCC
aarch64
CPP
stmt_completion
CPU
17,231
[ ",", "uint8_t", "_", "_", "b", ")", "{" ]
[ "vqshlb_u8", "(", "uint8_t", "_", "_", "a" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
17,232
[ "OldInsts", ".", "push_back", "(", "MRI", "->", "getVRegDef", "(", "R", ")", ")", ";" ]
[ "unsigned", "CmpReg1", "=", "<NUM_LIT>", ",", "CmpReg2", "=", "<NUM_LIT>", ";", "int", "Mask", "=", "<NUM_LIT>", ",", "ImmValue", "=", "<NUM_LIT>", ";", "bool", "AnalyzedCmp", "=", "TII", "->", "analyzeCompare", "(", "*", "CondI", ",", "CmpReg1", ",", "Cmp...
GCC
h8300
MD
next_suggestion
MPU
17,233
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", ":", "HI", "(", "ashift", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
17,234
[ "ResultReg", ",", "Mask", ")", ";" ]
[ "case", "MVT", "::", "i8", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NeedTrunc", "=", "true", ";", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NeedTrunc", ...
LLVM
AArch64
CPP
code_generation
CPU
17,235
[ "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", "fixup_aarch64_pcrel_adr_imm21", "<ST...
[ "Get", "information", "on", "a", "fixup", "kind", "." ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
17,236
[ "}" ]
[ "const", "MCSymbolRefExpr", "*", "RefA", "=", "Target", ".", "getSymA", "(", ")", ";", "return", "RefA", "&&", "RefA", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_WebAssembly_EVENT", ";" ]
LLVM
ARM
CPP
code_generation
CPU
17,237
[ "unsigned", "ARMBaseInstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "auto", "PartialUpdateClearance", "=", "Subtarget", ".", "getP...
[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "a", "partial", "register", "update", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
17,238
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
GCC
arm
MD
next_suggestion
CPU
17,239
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
SystemZ
TD
next_suggestion
CPU
17,240
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";" ]
[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "bits",...
GCC
s390
MD
stmt_completion
MPU
17,241
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "IXOR", ":", "GPR", "(", "and", ":", "GPR", "(", "ashift", ":", "GPR", "(", "match_operand", ":", "GPR" ]
LLVM
AArch64
TD
stmt_completion
CPU
17,242
[ ">", ";" ]
[ "def", "Wrr", ":", "BaseLogicalRegPseudo", "<", "GPR32", ",", "OpNode" ]
LLVM
X86
TD
next_suggestion
CPU
17,243
[ "}" ]
[ "def", "GR32orGR64", ":", "RegisterOperand", "<", "GR32", ">", "{", "let", "ParserMatchClass", "=", "X86GR32orGR64AsmOperand", ";" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
17,244
[ "}" ]
[ "def", "SwitchRhuAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "IsOptional", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
17,245
[ ",", "<NUM_LIT>", ">", ";" ]
[ "def", "A2_vaddw", ":", "T_VectALU_64", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
X86
CPP
program_repair
CPU
17,246
[ "<FIXS>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "ValLoc", ",", "ValArg", ")", ";", "<FIXE>", "<FIXS>", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "Arg", ",", "<FIXE>" ]
[ "return", "DAG", ".", "getBitcast", "(", "ValLoc", ",", "ValArg", ")", ";", "}", "<BUGS>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "Dl", ",", "ValLoc", ",", "ValArg", ")", ";", "<BUGE>", "}", "static", "void", "Passv64i1Ar...
GCC
z8k
MD
next_suggestion
MPU
17,247
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM
ARM64
TD
next_suggestion
CPU
17,248
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "v2i32_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "V64", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "...
GCC
arm
CPP
stmt_completion
CPU
17,249
[ "~", "_", "_", "b", ";" ]
[ "return", "_", "_", "a", "&" ]
LLVM
X86
TD
program_repair
CPU
17,250
[ "<FIXS>", "VR128", ":", "$", "src1", ",", "(", "memopv2f64", "addr", ":", "$", "src2", ")", ",", "<FIXE>" ]
[ "<STR_LIT>", ",", "[", "(", "set", "VR128", ":", "$", "dst", ",", "(", "v2f64", "(", "vector_shuffle", "<BUGS>", "VR128", ":", "$", "src1", ",", "(", "load", "addr", ":", "$", "src2", ")", ",", "<BUGE>", "UNPCKH_shuffle_mask", ")", ")", ")", "]", "...
LLVM
Hexagon
TD
stmt_completion
DSP
17,251
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
GCC
s390
MD
next_suggestion
MPU
17,252
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
aarch64
CPP
stmt_completion
CPU
17,253
[ ")", ";" ]
[ "void", "aarch64_split_simd_move", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "machine_mode", "src_mode", "=", "GET_MODE", "(", "src", ")", ";", "machine_mode", "dst_mode", "=", "GET_MODE", "(", "dst", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", ...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
17,254
[ "ResVT", ";" ]
[ "APInt", "SplatValue", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "return", "Splat", "&&", "Splat", "->", "isConstantSplat", "(", "SplatValue", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "Sp...
LLVM
AArch64
TD
next_suggestion
CPU
17,255
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "def", "simm4s32", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", "&", "&", "(", "Imm", "%", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>"...
LLVM
Hexagon
TD
next_suggestion
DSP
17,256
[ "let", "Uses", "=", "[", "USR", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", ...
LLVM
BPF
CPP
next_suggestion
Virtual ISA
17,257
[ "}" ]
[ "MCAsmBackend", "*", "llvm", "::", "createBPFAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", ")", "{", "return", "n...
LLVM
R600
CPP
stmt_completion
GPU
17,258
[ ")", "?", "DVT", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ")", ";" ]
[ "EVT", "DVT", "=", "Data", ".", "getValueType", "(", ")", ";", "EVT", "BVT", "=", "BaseType", "->", "getVT", "(", ")", ";", "unsigned", "baseBits", "=", "BVT", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "srcBits", ...
GCC
sparc
MD
next_suggestion
CPU
17,259
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "float", ":", "TF", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
code_generation
CPU
17,260
[ "bool", "ARMTargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "N", "->", "hasNUsesOfValue", "(", "<NUM_...
[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]
GCC
rs6000
CPP
next_suggestion
CPU
17,261
[ "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "HARD_REGISTER_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "INT_REG_OK_FOR_BASE_P", "(", "XEXP", "(", "x", ...
[ "return", "x", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "HIGH", ")", "{", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "fprintf", "(", "stderr", ",", "...
LLVM
AMDGPU
CPP
next_suggestion
GPU
17,262
[ "return", "<NUM_LIT>", ";" ]
[ "MachineBasicBlock", "*", "ExitBlk", "=", "*", "ExitBlks", ".", "begin", "(", ")", ";", "assert", "(", "ExitBlk", "&&", "<STR_LIT>", "Loop has several exit block", "<STR_LIT>", ")", ";", "MBBVector", "LatchBlks", ";", "typedef", "GraphTraits", "<", "Inverse", "<...
LLVM
Hexagon
TD
next_suggestion
DSP
17,263
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",",...
GCC
mips
MD
next_suggestion
CPU
17,264
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "ADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_plus", ":", "ADDSUB", "(", "match_operand", ":", "ADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ADDSUB", "<NUM_LIT>", ...
GCC
i386
CPP
stmt_completion
CPU
17,265
[ "_", "_", "m128", "_", "_", "B", ",", "_", "_", "mmask8", "_", "_", "U", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask3_fmsub_ss", "(", "_", "_", "m128", "_", "_", "W", ...
LLVM
ARM64
TD
stmt_completion
CPU
17,266
[ ">", "]", ">", ";" ]
[ "def", "SDTBinaryArithWithFlagsIn", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisSameAs", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "SDTCisSameAs", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "SDTCisInt", "<", "<NUM_LIT>", ">"...
LLVM
X86
CPP
next_suggestion
CPU
17,267
[ "}" ]
[ "static", "SDValue", "combineVSelectWithAllOnesOrZeros", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "X86Subtarget", "&", "Subtarget", ")", ...
GCC
sparc
MD
next_suggestion
CPU
17,268
[ "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "high", ":", "DI", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")...
LLVM
X86
CPP
code_generation
CPU
17,269
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Lower AMX intrinsics", "<STR_LIT>", ";", "}" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM
Mips
TD
stmt_completion
CPU
17,270
[ "fs", ";" ]
[ "class", "CMov_F_F_FM", "<", "bits", "<", "<NUM_LIT>", ">", "fmt", ",", "bit", "tf", ">", ":", "StdArch", "{", "bits", "<", "<NUM_LIT>", ">", "fd", ";", "bits", "<", "<NUM_LIT>", ">", "fs", ";", "bits", "<", "<NUM_LIT>", ">", "fcc", ";", "bits", "<...
GCC
i386
MD
stmt_completion
CPU
17,271
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "and", "(" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
17,272
[ ";" ]
[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "TPCImm", "<", "Isrc", ">", ":", "$", "src", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ...
LLVM
X86
CPP
stmt_completion
CPU
17,273
[ ";" ]
[ "return", "X86SSELevel", ">=", "SSSE3" ]
LLVM
ARM
CPP
stmt_completion
CPU
17,274
[ "Val", ";" ]
[ "parseVectorLane", "(", "VectorLaneTy", "&", "LaneKind", ",", "unsigned", "&", "Index", ",", "SMLoc", "&", "EndLoc", ")", "{", "Index", "=", "<NUM_LIT>", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")",...
LLVM
X86
CPP
stmt_completion
CPU
17,275
[ "(", "NumBytesForCalleeToPop", ")", ";" ]
[ "case", "CCValAssign", "::", "AExtUpper", ":", "case", "CCValAssign", "::", "SExtUpper", ":", "case", "CCValAssign", "::", "ZExtUpper", ":", "case", "CCValAssign", "::", "FPExt", ":", "case", "CCValAssign", "::", "Trunc", ":", "llvm_unreachable", "(", "<STR_LIT>...
LLVM
AArch64
TD
stmt_completion
CPU
17,276
[ "<STR_LIT>", ",", "OpNode", ",", "v2i64", ">", ";" ]
[ "def", "v2i64", ":", "BaseSIMDZipVector", "<", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "asm", "," ]
LLVM
AArch64
CPP
next_suggestion
CPU
17,277
[ "Opc", "=", "ImmVal", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src2Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ...
LLVM
Mips
CPP
stmt_completion
CPU
17,278
[ ")", ";" ]
[ "case", "MipsABIInfo", "::", "ABI", "::", "N64", ":", "return", "<STR_LIT>", "abi64", "<STR_LIT>", ";", "case", "MipsABIInfo", "::", "ABI", "::", "EABI", ":", "return", "<STR_LIT>", "eabi32", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT...
LLVM
Hexagon
TD
next_suggestion
DSP
17,279
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ...
GCC
mips
MD
stmt_completion
CPU
17,280
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Mips
CPP
next_suggestion
CPU
17,281
[ "}" ]
[ "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "(", "Subtarget", ".", "isABI_FPXX", "(", ...
LLVM
AArch64
TD
next_suggestion
CPU
17,282
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", ...
LLVM
MSP430
CPP
next_suggestion
MPU
17,283
[ "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";" ]
[ "if", "(", "VT", "==", "MVT", "::", "i8", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<ST...
LLVM
AMDGPU
CPP
stmt_completion
GPU
17,284
[ ")", "{" ]
[ "bool", "isGFX10_AEncoding", "(", "const", "MCSubtargetInfo", "&", "STI" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
17,285
[ "bits", "<", "<NUM_LIT>", ">", "SecondImmBits", "=", "<NUM_LIT>", ";" ]
[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "let", "Size", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Opcode", "=", "opc", ";", "bits", "<", "<NUM_LIT>", ">", "OType", "=", "OpType", ".", ...
LLVM
X86
CPP
next_suggestion
CPU
17,286
[ "}" ]
[ "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "assert", "(", "VA", ".", "getLocInfo", "(", ...
GCC
i386
CPP
stmt_completion
CPU
17,287
[ ")", "_", "mm_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "M", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pminsw128_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ",", "(", "_", "_", "v8hi" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
17,288
[ "<STR_LIT>", " ", "<STR_LIT>", ";" ]
[ "if", "(", "P", ".", "isValid", "(", ")", ")", "dbgs", "(", ")", "<<", "DAG", "->", "TRI", "->", "getRegPressureSetName", "(", "P", ".", "PSetID", ")", "<<", "<STR_LIT>", ":", "<STR_LIT>", "<<", "P", ".", "UnitIncrease", "<<", "<STR_LIT>", "<STR_LIT>",...
LLVM
Mips
CPP
code_generation
CPU
17,289
[ "bool", "MipsSETargetLowering", "::", "isEligibleForTailCallOptimization", "(", "const", "CCState", "&", "CCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "MipsFunctionInfo", "&", "FI", ")", "const", "{", "if", "(", "!", "EnableMipsTailCalls", ")", "return...
[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
17,290
[ "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
17,291
[ "const", "GlobalVariable", "*", "DynLdsGlobal", "=", "getKernelDynLDSGlobalFromFunction", "(", "F", ")", ";" ]
[ "Attribute", "MemBoundAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "amdgpu-memory-bound", "<STR_LIT>", ")", ";", "MemoryBound", "=", "MemBoundAttr", ".", "getValueAsBool", "(", ")", ";", "Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "...
GCC
s390
MD
stmt_completion
MPU
17,292
[ "<STR_LIT>", ")", ")", ")", ")", ")" ]
[ "(", "zero_extend", ":", "TI", "(", "truncate", ":", "DI", "(", "umod", ":", "TI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "TI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
X86
CPP
next_suggestion
CPU
17,293
[ "return", "DAG", ".", "getMaskedStore", "(", "N", "->", "getChain", "(", ")", ",", "dl", ",", "DataToStore", ",", "N", "->", "getBasePtr", "(", ")", ",", "Mask", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ",...
[ "MVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "SDValue", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "(", "!", "N", "->", "isCompressingStore", "(", ")", "||", "Subtarget...
LLVM
X86
CPP
stmt_completion
CPU
17,294
[ "isStackAligned", ",", "TM", ",", "true", ")", ";" ]
[ "return", "getLoadStoreRegOpcode", "(", "DestReg", ",", "RC", "," ]
LLVM
AArch64
CPP
code_generation
CPU
17,295
[ "bool", "AArch64RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&"...
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
LLVM
AArch64
CPP
stmt_completion
CPU
17,296
[ "Mask", ")", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "SDValue", "DescAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLVPAddr", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "g...
LLVM
ARM
TD
stmt_completion
CPU
17,297
[ "=", "<STR_LIT>", ";" ]
[ "def", "VecListDPairAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod" ]
LLVM
Hexagon
TD
stmt_completion
DSP
17,298
[ "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_combine_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_...
GCC
s390
MD
stmt_completion
MPU
17,299
[ ")" ]
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT...