Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM
TD
stmt_completion
CPU
22,400
[ ",", "rGPR", ":", "$", "src", ",", "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v8i16", "(", "scalar_to_vector", "GPR", ":", "$", "src", ")", ")", ",", "(", "MVE_VMOV_to_lane_16", "(", "v8i16", "(", "IMPLICIT_DEF", ")", ")" ]
LLVM
SystemZ
CPP
code_generation
CPU
22,401
[ "SDValue", "SystemZTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL", ...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]
GCC
i386
CPP
stmt_completion
CPU
22,402
[ "_", "D", ",", "(", "_", "_", "v4di", ")", "_", "mm256_setzero_si256", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "A", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_shrdi_epi64", "(", "_", "_", "mmask8", "_", "_", ...
LLVM
AArch64
TD
next_suggestion
CPU
22,403
[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM
OR1K
CPP
next_suggestion
CPU
22,404
[ "}" ]
[ "assert", "(", "TT", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_LIT>", "OR1K only supports ELF targets!", "<STR_LIT>", ")", ";", "return", "new", "OR1KAsmBackend", "(", "T", ",", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
22,405
[ "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ";" ]
[ "unsigned", "SIInstrInfo", "::", "getNumWaitStates", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "<NUM_L...
LLVM
ARM
CPP
stmt_completion
CPU
22,406
[ "<STR_LIT>", ";" ]
[ "O", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "\\tadd ip, pc, ip\\n", "<STR_LIT>", ";", "}", "O", "<<", "<STR_LIT>", "\\tldr pc, [ip, #0]\\n", "<STR_LIT>", ";", "printSuffixedName", "(", "p", ",", "<STR_LIT>", "$slp", "<STR_LIT>", ")", ...
LLVM
ARM
CPP
next_suggestion
CPU
22,407
[ "return", "Value", ">=", "N", "&&", "Value", "<=", "M", ";" ]
[ "bool", "isImmediate", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE...
LLVM
ARM
TD
stmt_completion
CPU
22,408
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "direction", ";", "bits", "<", "<NUM_LIT>", ">", "R...
GCC
alpha
CPP
next_suggestion
MPU
22,409
[ "FRP", "(", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "gen_rtx_REG", "(", "DImode", ",", "vms_save_fp_regno", ")", ")", ")", ";" ]
[ "sa_reg", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "sa_reg_exp", "=", "plus_constant", "(", "stack_pointer_rtx", ",", "bias", ")", ";", "FRP", "(", "emit_move_insn", "(", "sa_reg", ",", "sa_reg_exp", ")", ")", ";", "}", "mem", "=", ...
LLVM
AMDGPU
TD
next_suggestion
GPU
22,410
[ "let", "isTerminator", "=", "<NUM_LIT>", ";" ]
[ "def", "S_MOV_B64_term", ":", "SPseudoInstSI", "<", "(", "outs", "SReg_64", ":", "$", "dst", ")", ",", "(", "ins", "SSrc_b64", ":", "$", "src0", ")", ">", "{", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
22,411
[ "=", "Rd", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_...
LLVM
ARM64
TD
next_suggestion
CPU
22,412
[ "bits", "<", "<NUM_LIT>", ">", "imm", ";" ]
[ "class", "BaseInsertImmediate", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "Operand", "shifter", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":...
GCC
i386
CPP
stmt_completion
CPU
22,413
[ ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_unpackhi_epi32", "(", "_", "_", "mmask8", "_", "_", ...
LLVM
AArch64
CPP
next_suggestion
CPU
22,414
[ "}" ]
[ "void", "AArch64TargetWinCOFFStreamer", "::", "emitARM64WinCFISaveR19R20X", "(", "int", "Offset", ")", "{", "emitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_SaveR19R20X", ",", "-", "<NUM_LIT>", ",", "Offset", ")", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
22,415
[ "if", "(", "LT", ".", "first", "!=", "<NUM_LIT>", ")", "{" ]
[ "if", "(", "auto", "*", "FixedVTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "ValTy", ")", ")", "{", "InstructionCost", "BaseCost", "=", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "ValTy", ",", "FMF", ",", "CostKind", ")", "...
LLVM
VE
CPP
stmt_completion
CPU
22,416
[ ")", ")", "{" ]
[ "if", "(", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetExternalSymbol", "||", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", ...
GCC
sh
MD
stmt_completion
CPU
22,417
[ ")", "]", ")", "]", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ior", ":", "SI", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "and", ...
GCC
loongarch
CPP
next_suggestion
CPU
22,418
[ "*", "punsignedp", "=", "unsignedp", ";" ]
[ "if", "(", "type", "!=", "NULL_TREE", ")", "return", "promote_mode", "(", "type", ",", "mode", ",", "punsignedp", ")", ";", "unsignedp", "=", "*", "punsignedp", ";", "PROMOTE_MODE", "(", "mode", ",", "unsignedp", ",", "type", ")", ";" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
22,419
[ "}" ]
[ "getTargetStreamer", "(", ")", "->", "emitFunctionType", "(", "WasmSym", ")", ";", "if", "(", "MDNode", "*", "Idx", "=", "F", ".", "getMetadata", "(", "<STR_LIT>", "wasm.index", "<STR_LIT>", ")", ")", "{", "assert", "(", "Idx", "->", "getNumOperands", "(",...
LLVM
M88k
CPP
stmt_completion
MPU
22,420
[ "Token", ";" ]
[ "StringRef", "getToken", "(", ")", "const", "{", "assert", "(", "isToken", "(", ")", "&&", "<STR_LIT>", "Not a token", "<STR_LIT>", ")", ";", "return", "Tok", "." ]
LLVM
ARM64
TD
stmt_completion
CPU
22,421
[ "=", "<NUM_LIT>", ";" ]
[ "def", "Srr", ":", "BaseTwoOperandFPData", "<", "opcode", ",", "FPR32", ",", "asm", ",", "[", "(", "set", "(", "f32", "FPR32", ":", "$", "Rd", ")", ",", "(", "node", "(", "f32", "FPR32", ":", "$", "Rn", ")", ",", "(", "f32", "FPR32", ":", "$", ...
LLVM
AArch64
TD
program_repair
CPU
22,422
[ "<FIXS>", "NoItinerary", ">", ",", "Sched", "[", "WriteVecLd", ",", "ReadVecLd", "]", ">", "{", "<FIXE>" ]
[ "(", "outs", "VecList", ":", "$", "Rt", ")", ",", "(", "ins", "GPR64xsp", ":", "$", "Rn", ")", ",", "asmop", "#", "<STR_LIT>", ",", "[", "]", ",", "<BUGS>", "NoItinerary", ">", "{", "<BUGE>", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "neverHa...
LLVM
PowerPC
TD
stmt_completion
CPU
22,423
[ "<STR_LIT>", ";" ]
[ "let", "MIOperandInfo", "=", "(", "ops", "dispRI34", ":", "$", "imm", ",", "immZero", ":", "$", "reg", ")", ";", "let", "EncoderMethod", "=" ]
LLVM
CellSPU
TD
stmt_completion
MPU
22,424
[ "<", "R32C", ">", ";" ]
[ "def", "r32", ":", "NANDRegInst" ]
LLVM
ARM
CPP
next_suggestion
CPU
22,425
[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVr", ")", ")", ".", "addReg", "(", "TemporaryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Kill", ")", ...
[ "if", "(", "!", "DoIt", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "tPOP_RET", ")", "return", "true", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII...
GCC
i386
CPP
stmt_completion
CPU
22,426
[ "~", "reg_class_contents", "[", "FLOAT_REGS", "]", ";" ]
[ "CLEAR_HARD_REG_SET", "(", "reg_class_contents", "[", "(", "int", ")", "CLOBBERED_REGS", "]", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "if", "(", "call_used_regs", "[", "i", "]", ">", ...
LLVM
CellSPU
CPP
code_generation
MPU
22,427
[ "void", "SPUInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ...
[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
GCC
rl78
MD
next_suggestion
MPU
22,428
[ ")" ]
[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", "(", ...
LLVM
X86
CPP
stmt_completion
CPU
22,429
[ "DAG", ".", "getTargetConstant", "(", "Scale", "*", "ZeroHi", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";" ]
[ "if", "(", "!", "ZeroLo", "&&", "!", "ZeroHi", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumElts", "=", "Mask", ".", "size", "(", ")", ";", "unsigned", "Len", "=", "NumElts", "-", "(", "ZeroLo", "+", "ZeroHi", ")", ";", "if", "(", "!"...
GCC
rl78
MD
next_suggestion
MPU
22,430
[ ")" ]
[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ne", "(", "and", "(", "reg", ":", "QI", "A_REG", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "...
LLVM
ARM
CPP
next_suggestion
CPU
22,431
[ "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "tPOP", ")", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ")", ";" ]
[ "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "ARMSubtarget", "&", "st", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "assert", "(", "ARM", "::", "GPRRegClass", ".", "contains", "("...
LLVM
PowerPC
CPP
code_generation
CPU
22,432
[ "bool", "PPCAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", ...
[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]
GCC
stormy16
CPP
code_generation
CPU
22,433
[ "enum", "reg_class", "xstormy16_secondary_reload_class", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "if", "(", "(", "MEM_P", "(", "x", ")", "||", "(", "(", "GET_CODE", "(", "x", ")", "=="...
[ "Many", "machines", "have", "some", "registers", "that", "can", "not", "be", "copied", "directly", "to", "or", "from", "memory", "or", "even", "from", "other", "types", "of", "registers", ".", "An", "example", "is", "the", "`", "MQ", "'", "register", ","...
GCC
i386
MD
program_repair
CPU
22,434
[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(",...
LLVM
AMDGPU
CPP
stmt_completion
GPU
22,435
[ ")", ";" ]
[ "return", "new", "SIFixSGPRCopies", "(" ]
LLVM
ARM64
TD
stmt_completion
CPU
22,436
[ "GPR32", ":", "$", "Rt", ",", "am_unscaled32", ":", "$", "addr", ")", "]", ">", ";" ]
[ "def", "STURWi", ":", "StoreUnscaled", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "GPR32", ",", "am_unscaled32", ",", "<STR_LIT>", ",", "[", "(", "store" ]
GCC
visium
MD
stmt_completion
Virtual ISA
22,437
[ "lt", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_code_iterator", "any_scc", "[", "ltu", "lt", "]", ")", "(", "define_code_attr", "scc_str", "[", "(", "ltu", "<STR_LIT>", ")", "(" ]
GCC
s390
MD
stmt_completion
MPU
22,438
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr" ]
LLVM
ARM64
TD
next_suggestion
CPU
22,439
[ "}" ]
[ "def", "v16i8_shift", ":", "BaseSIMDVectorShiftTied", "<", "<NUM_LIT>", ",", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", "}", ",", "V128", ",", "V128", ",", "vecshiftR8", "...
LLVM
Hexagon
TD
next_suggestion
DSP
22,440
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_vcmpheqi", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "s8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_0d8a...
GCC
powerpcspe
MD
stmt_completion
CPU
22,441
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
22,442
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_psxtbfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_f...
GCC
rs6000
MD
next_suggestion
CPU
22,443
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
xtensa
CPP
stmt_completion
MPU
22,444
[ ";" ]
[ "else", "if", "(", "reg_class_subset_p", "(", "from", ",", "AR_REGS", ")", "&&", "to", "==", "ACC_REG", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "from", "==", "ACC_REG", "&&", "reg_class_subset_p", "(", "to", ",", "AR_REGS", ")", ")", "return"...
GCC
arm
MD
stmt_completion
CPU
22,445
[ "<STR_LIT>", ")" ]
[ "(", "define_reservation", "<STR_LIT>" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
22,446
[ "Attribute", "::", "NoRedZone", ")", ";" ]
[ "bool", "CanUseRedZone", "=", "MFI", ".", "getStackSize", "(", ")", "<=", "RedZoneSize", "&&", "!", "MFI", ".", "hasCalls", "(", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(" ]
LLVM
ARM
CPP
stmt_completion
CPU
22,447
[ ")", ")", ",", "stor", ")", ";" ]
[ "SExpr", "*", "add", "=", "ctx", "->", "add", "(", "<NUM_LIT>", ",", "ctx", "->", "load", "(", "<NUM_LIT>", ",", "SP", ")", ",", "offset", ")", ";", "SExpr", "*", "stor", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "SP", ")", "...
LLVM
Alpha
CPP
stmt_completion
MPU
22,448
[ "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";" ]
[ "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<...
GCC
mmix
MD
next_suggestion
CPU
22,449
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "CC_FUN", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "CC_FUN", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
22,450
[ "Reg", "=", "Val", ";" ]
[ "auto", "OpcodeTriple", "=", "getMinMaxPair", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Register", "Val", ";", "Optional", "<", "FPValueAndVReg", ">", "K0", ",", "K1", ";", "if", "(", "!", "matchMed", "<", "GFCstOrSplatGFCstMatch", ">", "(", "MI"...
GCC
i386
CPP
next_suggestion
CPU
22,451
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cvttph_epi64", "(", "_", "_", "m128h", "_", "_", "A",...
GCC
arm
MD
next_suggestion
CPU
22,452
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM
X86
TD
stmt_completion
CPU
22,453
[ "<NUM_LIT>", "]", ";" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[" ]
GCC
mips
CPP
program_repair
CPU
22,454
[ "<FIXS>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t%s\\t%s,%s,%d\\n", "<STR_LIT>", ",", "(", "TARGET_LONG64", "?", "<STR_LIT>", "dsubu", "<STR_LIT>", ":", "<STR_LIT>", "subu", "<STR_LIT>", ")", ",", "sp_str", ",", "sp_str", ",", "tsize", ")", ";", "<FIXE>...
[ "reg_names", "[", "PIC_FUNCTION_ADDR_REGNUM", "]", ")", ";", "if", "(", "tsize", ">", "<NUM_LIT>", ")", "{", "<BUGS>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tsubu\\t%s,%s,%d\\n", "<STR_LIT>", ",", "sp_str", ",", "sp_str", ",", "tsize", ")", ";", "<BUG...
GCC
aarch64
CPP
stmt_completion
CPU
22,455
[ "a", ")", "{" ]
[ "_", "_", "rint64xf", "(", "float", "_", "_" ]
LLVM
Hexagon
TD
next_suggestion
DSP
22,456
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
TD
program_repair
CPU
22,457
[ "<FIXS>", "[", "]", ">", "{", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "}", "<FIXE>" ]
[ "IIC_VLD3lnu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "[", "]", ">", ";", "<BUGE>", "def", "VLD3LNd8_UPD", ":", "VLD3LNWB", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "?", ",", "<NUM_LIT>", "}", ",", "<STR_LIT>"...
LLVM
CellSPU
TD
stmt_completion
MPU
22,458
[ "<", "v16i8", ">", ";" ]
[ "class", "LoadDFormVec", "<", "ValueType", "vectype", ">", ":", "RI10Form", "<", "<NUM_LIT>", ",", "(", "outs", "VECREG", ":", "$", "rT", ")", ",", "(", "ins", "dformaddr", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "LoadStore", ",", "[", "(", "set...
GCC
cris
CPP
program_repair
MPU
22,459
[ "<FIXS>", "emit_insn", "(", "cris_gen_movem_load", "(", "mem", ",", "GEN_INT", "(", "last_movem_reg", "+", "<NUM_LIT>", ")", ")", ")", ";", "<FIXE>" ]
[ "gen_rtx_POST_INC", "(", "SImode", ",", "stack_pointer_rtx", ")", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_frame_alias_set", "(", ")", ")", ";", "insn", "<BUGS>", "emit_insn", "(", "cris_gen_movem_load", "(", "mem", ",", "GEN_INT", "(", "last_movem_r...
LLVM
Hexagon
TD
stmt_completion
DSP
22,460
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", ...
GCC
rs6000
CPP
next_suggestion
CPU
22,461
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "m_paddsw", "(", "_", "_", "m64", "_", "_", "m1", ",", "_"...
LLVM
ARM
CPP
next_suggestion
CPU
22,462
[ "return", "BaseCost", "*", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ",", "VecPred", ",", "CostKind", ",", "I", ")", ";" ]
[ "IID", "=", "Intrinsic", "::", "maxnum", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IID", ")", "{", "if", "(", "Sel", "!=", "I", ")", "return", "<NUM_LIT>", ";", "IntrinsicCostAttributes", "CostAttrs", "(", "IID", ",", "ValTy", ...
GCC
i386
CPP
stmt_completion
CPU
22,463
[ "(", "_", "_", "v4di", ")", "_", "mm256_setzero_si256", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_paddq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4di", ")", "_", "_", "B", "," ]
GCC
mips
CPP
next_suggestion
CPU
22,464
[ "return", "(", "regno", "==", "GLOBAL_POINTER_REGNUM", "?", "TARGET_CALL_SAVED_GP", ":", "!", "call_used_regs", "[", "regno", "]", ")", ";" ]
[ "static", "bool", "mips_cfun_call_saved_reg_p", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "global_regs", "[", "regno", "]", ")", "return", "false", ";", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", "&&", "mips_interrupt_extra_call...
GCC
arm
CPP
stmt_completion
CPU
22,465
[ "c", ",", "_", "_", "d", ")", ";" ]
[ "vqrdmlsh_lane_s32", "(", "int32x2_t", "_", "_", "a", ",", "int32x2_t", "_", "_", "b", ",", "int32x2_t", "_", "_", "c", ",", "const", "int", "_", "_", "d", ")", "{", "return", "(", "int32x2_t", ")", "_", "_", "builtin_neon_vqrdmlsh_lanev2si", "(", "_",...
LLVM
AMDGPU
TD
stmt_completion
GPU
22,466
[ "(", "i32", "SSrc_b32", ":", "$", "src0", ")", ",", "(", "i32", "SSrc_b32", ":", "$", "src1", ")", ")", ")", "]", ">", ";" ]
[ "def", "S_LSHL_B32", ":", "SOP2_32", "<", "<STR_LIT>", ",", "[", "(", "set", "SReg_32", ":", "$", "sdst", ",", "(", "UniformBinFrag", "<", "shl", ">" ]
GCC
i386
CPP
stmt_completion
CPU
22,467
[ "_", "_", "P", ")", ";" ]
[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_aesenc256kl_u8", "(", "_", "_", "m128i", "*", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", "...
GCC
avr
MD
program_repair
MPU
22,468
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<S...
[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operan...
LLVM
X86
CPP
stmt_completion
CPU
22,469
[ "addMBB", "(", "sinkMBB", ")", ";" ]
[ "MF", "->", "insert", "(", "I", ",", "sinkMBB", ")", ";", "if", "(", "isEFLAGSLiveAfter", "(", "MI", ",", "MBB", ")", ")", "{", "mainMBB", "->", "addLiveIn", "(", "X86", "::", "EFLAGS", ")", ";", "fallMBB", "->", "addLiveIn", "(", "X86", "::", "EFL...
LLVM
AMDGPU
CPP
stmt_completion
GPU
22,470
[ "(", "Parent", ",", "Callee", ",", "AttrName", ")", ";" ]
[ "for", "(", "StringRef", "AttrName", ":", "ImplicitAttrNames", ")", "handleAttr" ]
LLVM
AArch64
TD
stmt_completion
CPU
22,471
[ "[", "]", ">", ";" ]
[ "def", "am_indexed8_6b", ":", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", "," ]
LLVM
X86
TD
program_repair
CPU
22,472
[ "<FIXS>", "def", ":", "Pat", "(", "i64", "(", "anyext", "GR8", ":", "$", "src", ")", ")", ",", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "(", "MOVZX32rr8", "GR8", ":", "$", "src", ")", ",", "sub_32bit", ")", ">", ";", "def", ":", ...
[ "def", ":", "Pat", "(", "i32", "(", "anyext", "GR16", ":", "$", "src", ")", ")", ",", "(", "INSERT_SUBREG", "(", "i32", "(", "IMPLICIT_DEF", ")", ")", ",", "GR16", ":", "$", "src", ",", "sub_16bit", ")", ">", ";", "<BUGS>", "def", ":", "Pat", "...
GCC
m32r
CPP
program_repair
MPU
22,473
[ "<FIXS>", "&&", "(", "CONSTANT_POOL_ADDRESS_P", "(", "op", ")", "||", "LIT_NAME_P", "(", "XSTR", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ";", "<FIXE>" ]
[ "rtx", "sym", "=", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "return", "(", "SMALL_NAME_P", "(", "XSTR", "(", "sym", ",", "<NUM_LIT>", ")", ")", "||", "(", "TARGET_ADDR24", "<BUGS>", "&&", "CONSTANT_POOL_ADDRESS_P...
LLVM
ARM
CPP
stmt_completion
CPU
22,474
[ "pFormat", ".", "getGOT", "(", ")", ".", "addr", "(", ")", ")", ";" ]
[ "if", "(", "pFormat", ".", "hasGOT", "(", ")", ")", "applyOne", "(", "llvm", "::", "ELF", "::", "DT_PLTGOT", "," ]
LLVM
MSP430
CPP
stmt_completion
MPU
22,475
[ "ISD", "::", "InputArg", ">", "&", "Ins", ")", "{" ]
[ "static", "void", "AnalyzeVarArgs", "(", "CCState", "&", "State", ",", "const", "SmallVectorImpl", "<" ]
GCC
rs6000
MD
program_repair
CPU
22,476
[ "<FIXS>", "(", "unspec", ":", "V4SF", "[", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "unspec", ":", "V4SF", "[", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BU...
LLVM
Hexagon
TD
stmt_completion
DSP
22,477
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>" ]
GCC
powerpcspe
CPP
next_suggestion
CPU
22,478
[ "}" ]
[ "stack_info", ".", "reload_completed", "=", "<NUM_LIT>", ";", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";" ]
GCC
mips
CPP
next_suggestion
CPU
22,479
[ "if", "(", "uns_arith_operand", "(", "cmp1", ",", "VOIDmode", ")", ")", "return", "expand_binop", "(", "GET_MODE", "(", "cmp0", ")", ",", "xor", "_", "optab", ",", "cmp0", ",", "cmp1", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";" ]
[ "static", "rtx", "mips_zero_if_equal", "(", "rtx", "cmp0", ",", "rtx", "cmp1", ")", "{", "if", "(", "cmp1", "==", "const0_rtx", ")", "return", "cmp0", ";" ]
GCC
sparc
CPP
stmt_completion
CPU
22,480
[ "=", "bitpos", ";" ]
[ "if", "(", "compute_int_layout", "(", "bitpos", ",", "data", ",", "&", "nregs", ")", ")", "data", "->", "nregs", "+=", "nregs", ";", "if", "(", "compute_fp_layout", "(", "field", ",", "bitpos", ",", "data", ",", "&", "nregs", ",", "&", "mode", ")", ...
LLVM
Mips
CPP
stmt_completion
CPU
22,481
[ "Subtarget", "->", "useOddSPReg", "(", ")", ",", "Subtarget", "->", "isABI_O32", "(", ")", ")", ";" ]
[ "if", "(", "Subtarget", "->", "isGP32bit", "(", ")", ")", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ".gcc_compiled_long32", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", ...
LLVM
Hexagon
TD
stmt_completion
DSP
22,482
[ "=", "<NUM_LIT>", ";" ]
[ "def", "A2_padditnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...
LLVM
AMDGPU
CPP
stmt_completion
GPU
22,483
[ "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";" ]
[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "AMDGPU", "::", "initDe...
GCC
arm
CPP
next_suggestion
CPU
22,484
[ "}" ]
[ "rtx", "expand", "(", "function_expander", "&", "e", ")", "const", "override", "{", "insn_code", "code", ";", "if", "(", "e", ".", "mode_suffix_id", "!=", "MODE_none", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "!", "e", ".", "type_suffix", "(", ...
LLVM
X86
TD
stmt_completion
CPU
22,485
[ "<NUM_LIT>", "]", ";" ]
[ "def", ":", "WriteRes", "<", "WriteAESIMCLd", ",", "[", "SKLPort0", ",", "SKLPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "," ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
22,486
[ "::", "VOLCANIC_ISLANDS", ";" ]
[ "return", "getGeneration", "(", ")", "<", "AMDGPUSubtarget" ]
LLVM
AArch64
CPP
next_suggestion
CPU
22,487
[ "}" ]
[ "if", "(", "RegNum", "==", "<NUM_LIT>", ")", "RegNum", "=", "matchReqRegisterNameAlias", "(", "Name", ",", "RegKind", "::", "SVEVector", ")", ";", "return", "RegNum", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
22,488
[ "return", "(", "~", "SrcRegNum", ")", "&", "<NUM_LIT>", ";" ]
[ "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegNum", "=", "X86_MC", "::", "getX86RegNum", "(", "MI", ".", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "if...
LLVM
CellSPU
CPP
next_suggestion
MPU
22,489
[ "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUnused", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";" ]
GCC
pa
CPP
stmt_completion
CPU
22,490
[ "&&", "FP_REG_CLASS_P", "(", "rclass", ")", ")", "return", "GENERAL_REGS", ";" ]
[ "if", "(", "MEM_P", "(", "x", ")", ")", "{", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "IS_INDEX_ADDR_P", "(", "x", ")", ")", "return", "NO_REGS", ";", "}", "sri", "->", "icode", "=", "(", "in_p", "?", "direct_optab_handl...
LLVM
Lanai
TD
stmt_completion
CPU
22,491
[ "truncstorei16", ",", "i32", ">", ";" ]
[ "def", "STH_RR", ":", "StoreRR", "<", "<STR_LIT>", "," ]
LLVM
X86
CPP
next_suggestion
CPU
22,492
[ "return", "Fail", ";" ]
[ "InternalInstruction", "internalInstr", ";", "dlog_t", "loggerFn", "=", "logger", ";", "if", "(", "&", "vStream", "==", "&", "nulls", "(", ")", ")", "loggerFn", "=", "<NUM_LIT>", ";", "int", "ret", "=", "decodeInstruction", "(", "&", "internalInstr", ",", ...
GCC
i386
CPP
code_generation
CPU
22,493
[ "enum", "calling_abi", "ix86_function_type_abi", "(", "const_tree", "fntype", ")", "{", "enum", "calling_abi", "abi", "=", "ix86_abi", ";", "if", "(", "fntype", "==", "NULL_TREE", "||", "TYPE_ATTRIBUTES", "(", "fntype", ")", "==", "NULL_TREE", ")", "return", "...
[ "Returns", "value", "SYSV_ABI", ",", "MS_ABI", "dependent", "on", "fntype", ",", "specifying", "the", "call", "abi", "used", "." ]
LLVM
AArch64
TD
next_suggestion
CPU
22,494
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "v4i32_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128", ",", "VectorIndexS", ",", "asm", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", ...
LLVM
AArch64
TD
next_suggestion
CPU
22,495
[ "}" ]
[ "def", "ccode", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "CondCode", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
22,496
[ "(", ")", ";" ]
[ "static", "DecodeStatus", "DecodeInsSize", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "int", "Pos", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm" ]
LLVM
ARM
TD
stmt_completion
CPU
22,497
[ "=", "VecListDPairAsmOperand", ";" ]
[ "let", "ParserMatchClass" ]
LLVM
Hexagon
TD
next_suggestion
DSP
22,498
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "C4_cmpneqi", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56f114f4", ",", "TypeALU32_2op", ">", ",", "Enc_bd0b...
LLVM
Hexagon
TD
stmt_completion
DSP
22,499
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";"...