Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Hexagon
CPP
stmt_completion
DSP
27,000
[ "*", "this", ")", ";" ]
[ "}", ";", "auto", "RelatedStmt", "=", "[", "&", "Related", ",", "RA", "]", "(", "NodeAddr", "<", "RefNode", "*", ">", "TA", ")", "->", "bool", "{", "return", "Related", "(", "TA", ")", "&&", "&", "RA", ".", "Addr", "->", "getOp", "(", ")", "=="...
LLVM
Sparc
CPP
stmt_completion
CPU
27,001
[ "<STR_LIT>", ";" ]
[ "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "SparcInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "SparcInstrInfo", "*", "...
GCC
aarch64
MD
next_suggestion
CPU
27,002
[ "(", "match_operand", ":", "VMUL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "mult", ":", "VMUL", "(", "vec_duplicate", ":", "VMUL", "(", "vec_select", ":", "<", "VEL", ">", "(", "match_operand", ":", "VMUL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_L...
LLVM
AArch64
CPP
stmt_completion
CPU
27,003
[ "MVT", "::", "i32", ")", ",", "SDValue", "(", "Cmp", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "C...
GCC
i386
MD
stmt_completion
CPU
27,004
[ "plus", "minus", "]", ")" ]
[ "(", "define_code_iterator", "plusminus", "[" ]
LLVM
Hexagon
TD
next_suggestion
DSP
27,005
[ "let", "Uses", "=", "[", "CS", "]", ";" ]
[ "def", "L2_loadbsw4_pci", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_2Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
27,006
[ "if", "(", "!", "III", ".", "SignedImm", "&&", "!", "ActualValue", ".", "isIntN", "(", "III", ".", "ImmWidth", ")", ")", "return", "false", ";" ]
[ "if", "(", "ImmMO", ".", "isGlobal", "(", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "ImmMO", ".", "getGlobal", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "ImmMO", ".", "getGlobal", "(", ")", ...
LLVM
ARM
CPP
stmt_completion
CPU
27,007
[ "Bad sub-register", "<STR_LIT>", ")", ";" ]
[ "}", "bool", "SPRDest", "=", "ARM", "::", "SPRRegClass", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "ARM", "::", "SPRRegClass", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "SPRDe...
GCC
c6x
CPP
stmt_completion
VLIW
27,008
[ "n", ";" ]
[ "int", "retval", "=", "-", "<NUM_LIT>", ";", "int", "n", "=", "<NUM_LIT>", ";", "for", "(", ";", ";", ")", "{", "int", "t", "=", "get_jump_cycle", "(", "n", ")", ";", "if", "(", "t", "<=", "clock_var", ")", "break", ";", "retval", "=" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
27,009
[ "}" ]
[ "needIndirectCall", "=", "false", ";", "}", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "unsigned", "char", "OpFlags", "=", "<NUM_LIT>", ";", "if", "(", "(", "DAG", ".", "g...
LLVM
AArch64
CPP
next_suggestion
CPU
27,010
[ "}" ]
[ "Chain", "=", "Glue", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "Glue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "CC", "=", "getSETC...
LLVM
X86
CPP
stmt_completion
CPU
27,011
[ ",", "VT", ",", "Op", ")", ";" ]
[ "if", "(", "VT", "==", "MVT", "::", "f32", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "RecipOp", "=", "<STR_LIT>", "sqrtf", "<STR_LIT>", ";", "else", "if", "(", "(", "VT", "==", "MVT", "::", "v4f32", "&&", "Subtarget", ".", "hasSSE1", "(", "...
LLVM
PowerPC
TD
stmt_completion
CPU
27,012
[ ">", ",", "NoEncode", "<", "<STR_LIT>", ">", ",", "AltVSXFMARel", ";" ]
[ "def", "XVMADDMDP", ":", "XX3Form", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsrc", ":", "$", "XT", ")", ",", "(", "ins", "vsrc", ":", "$", "XTi", ",", "vsrc", ":", "$", "XA", ",", "vsrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",...
LLVM
X86
CPP
stmt_completion
CPU
27,013
[ "V1", ",", "InverseMask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";" ]
[ "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v2i64", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v2i64", "&&", "<STR_LIT>", "B...
LLVM
PowerPC
CPP
stmt_completion
CPU
27,014
[ ":" ]
[ "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "invalid fixup kind!", "<STR_LIT>", ")", ";", "case", "PPC", "::", "fixup_ppc_br24", ":", "Type", "=",...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
27,015
[ "false", ")", "{" ]
[ "void", "SPIRVAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "ModuleSectionsEmitted", "==" ]
GCC
i386
CPP
stmt_completion
CPU
27,016
[ "(", "_", "_", "v8sf", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_insertf32x4_256_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "_", "_", "imm", "," ]
GCC
i386
CPP
code_generation
CPU
27,017
[ "static", "void", "x86_print_call_or_nop", "(", "FILE", "*", "file", ",", "const", "char", "*", "target", ")", "{", "if", "(", "flag_nop_mcount", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "ASM_BYTE", "<STR_LIT>", "<NUM_LIT>", "<S...
[ "Print", "call", "to", "TARGET", "to", "FILE", "." ]
GCC
ia64
MD
next_suggestion
CPU
27,018
[ "(", "float_truncate", ":", "SF" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
MD
program_repair
CPU
27,019
[ "<FIXS>", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "subreg", ":", "DI", "(", "ashift", ":", "TI", "(", "zero_extend", ":", "TI", "(", "match_o...
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "DI", "(", "lshiftrt", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "QI",...
LLVM
AArch64
TD
next_suggestion
CPU
27,020
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "l...
LLVM
AArch64
TD
next_suggestion
CPU
27,021
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "s...
GCC
avr
MD
stmt_completion
MPU
27,022
[ ",", "NULL", ")" ]
[ "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "avr_out_tsthi", "(", "insn", ",", "operands" ]
LLVM
ARM
CPP
stmt_completion
CPU
27,023
[ "(", ")", ")", ";" ]
[ "Ops", ".", "assign", "(", "<NUM_LIT>", ",", "Cst", ")", ";", "TVT", "=", "MVT", "::", "v8i8", ";", "}", "else", "{", "Ops", ".", "assign", "(", "<NUM_LIT>", ",", "Cst", ")", ";", "TVT", "=", "MVT", "::", "v16i8", ";", "}", "Vec", "=", "DAG", ...
LLVM
Mips
CPP
stmt_completion
CPU
27,024
[ ";" ]
[ "if", "(", "selectAddrDefault", "(", "Addr", ",", "Base", ",", "Offset", ")", ")", "return", "true", ";", "return", "false" ]
LLVM
ARM
TD
stmt_completion
CPU
27,025
[ "<STR_LIT>", ";" ]
[ "class", "N3VQInt", "<", "bit", "op24", ",", "bit", "op23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op4", ",", "Format", "f", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", "...
LLVM
X86
CPP
next_suggestion
CPU
27,026
[ "}" ]
[ "if", "(", "isPositionIndependent", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "!", "Subtarget", ".", "isTargetCOFF", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_LabelDiff...
LLVM
AMDGPU
CPP
next_suggestion
GPU
27,027
[ "default", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
27,028
[ "}" ]
[ "def", "F2_dfcmpeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc...
GCC
mips
MD
program_repair
CPU
27,029
[ "<FIXS>", "mips_emit_move", "(", "reg1", ",", "const_double_from_real_value", "(", "offset", ",", "SFmode", ")", ")", "<FIXE>" ]
[ "real_2expN", "(", "&", "offset", ",", "<NUM_LIT>", ",", "SFmode", ")", "<BUGS>", "mips_emit_move", "(", "reg1", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "offset", ",", "SFmode", ")", ")", "<BUGE>", "do_pending_stack_adjust", "(", ")", "test", "=", "gen_rtx_GE"...
GCC
visium
MD
stmt_completion
Virtual ISA
27,030
[ "=", "MDC_REGNUM", ")" ]
[ "unsigned", "int", "regno", "=", "reg_or_subreg_regno", "(", "op", ")", "return", "(", "regno", "!", "=", "MDB_REGNUM", "&", "&", "regno", "!" ]
GCC
rs6000
CPP
next_suggestion
CPU
27,031
[ "if", "(", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "return", "regno", "-", "FIRST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";" ]
[ "if", "(", "regno", "==", "CTR_REGNO", ")", "return", "<NUM_LIT>", ";", "if", "(", "format", "==", "<NUM_LIT>", "&&", "regno", "==", "CR2_REGNO", ")", "return", "<NUM_LIT>", ";", "if", "(", "CR_REGNO_P", "(", "regno", ")", ")", "return", "regno", "-", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
27,032
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DstRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "PartSize", ")", "MIRBuilder", ".", "buildExtract", "(", "DstRegs", "[", "i", "]", ",", "Big...
[ "return", ";", "}", "if", "(", "SrcSize", "%", "PartSize", "==", "<NUM_LIT>", ")", "{", "MIRBuilder", ".", "buildUnmerge", "(", "DstRegs", ",", "SrcReg", ")", ";", "return", ";", "}", "const", "int", "NumRoundedParts", "=", "(", "SrcSize", "+", "PartSize...
GCC
c6x
CPP
next_suggestion
VLIW
27,033
[ "if", "(", "(", "crtl", "->", "uses_pic_offset_table", "||", "!", "crtl", "->", "is_leaf", ")", "&&", "!", "i", "->", "local", ")", "return", "true", ";" ]
[ "if", "(", "!", "TARGET_DSBT", ")", "return", "false", ";", "i", "=", "cgraph_node", "::", "local_info", "(", "current_function_decl", ")", ";" ]
GCC
m68k
CPP
code_generation
MPU
27,034
[ "static", "bool", "m68k_legitimate_mem_p", "(", "rtx", "x", ",", "struct", "m68k_address", "*", "address", ")", "{", "return", "(", "MEM_P", "(", "x", ")", "&&", "m68k_decompose_address", "(", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "x", ",", "<NUM_...
[ "Return", "true", "if", "X", "is", "a", "memory", ",", "describing", "its", "address", "in", "ADDRESS", "if", "so", ".", "Apply", "strict", "checking", "if", "called", "during", "or", "after", "reload", "." ]
GCC
sparc
MD
stmt_completion
CPU
27,035
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
PowerPC
CPP
code_generation
CPU
27,036
[ "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "UpdateMF", ",", "bool", "UseEstimate", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", ...
[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
27,037
[ "return", "false", ";" ]
[ "Type", "*", "T", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "T", "->", "isPointerTy", "(", ")", ")", "T", "=", "T", "->", "getPointerElementType", "(", ")", ";", "if", "(", "T", "->", "getScalarSizeInBits", "(", ")", ">", "<NUM_LIT>", "...
LLVM
SystemZ
CPP
code_generation
CPU
27,038
[ "void", "SystemZHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "const", "MCSchedClassDesc", "*", "SC", "=", "getSchedClass", "(", "SU", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "++ HazardRecognizer emittin...
[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
GCC
arm
MD
next_suggestion
CPU
27,039
[ "<STR_LIT>", ")" ]
[ "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
27,040
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_subh_h16_sat_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc...
LLVM
ARM
CPP
next_suggestion
CPU
27,041
[ "}" ]
[ "using", "namespace", "ARMII", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_LO16", ",", "<STR_LIT>", "arm-lo16", "<STR_LIT>", "}", ",", "{", "MO_HI16", ",", "<...
LLVM
PowerPC
CPP
next_suggestion
CPU
27,042
[ "break", ";" ]
[ "case", "MCSymbolRefExpr", "::", "VK_PPC_DTPREL_HIGHA", ":", "Type", "=", "ELF", "::", "R_PPC64_DTPREL16_HIGHA", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_PPC_DTPREL_HIGHER", ":", "Type", "=", "ELF", "::", "R_PPC64_DTPREL16_HIGHER", ";", "break", ";", ...
GCC
i386
MD
program_repair
CPU
27,043
[ "<FIXS>", "[", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "}", ")", "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "float", ":", "XF", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "parallel", "[", "(", "set", "(", "match...
LLVM
AMDGPU
CPP
stmt_completion
GPU
27,044
[ "::", "V_INDIRECT_REG_WRITE_MOVREL_B32_V5", ";" ]
[ "if", "(", "VecSize", "<=", "<NUM_LIT>", ")", "return", "AMDGPU", "::", "V_INDIRECT_REG_WRITE_MOVREL_B32_V3", ";", "if", "(", "VecSize", "<=", "<NUM_LIT>", ")", "return", "AMDGPU", "::", "V_INDIRECT_REG_WRITE_MOVREL_B32_V4", ";", "if", "(", "VecSize", "<=", "<NUM_...
GCC
arm
MD
next_suggestion
CPU
27,045
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
27,046
[ ",", "(", "instrs", "LDRSpost", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "A64FXWrite_LDR01", ",", "WriteI", "]" ]
GCC
arm
MD
program_repair
CPU
27,047
[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR...
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "...
LLVM
PowerPC
CPP
next_suggestion
CPU
27,048
[ "return", "false", ";" ]
[ "static", "const", "unsigned", "ArgRegs", "[", "]", "=", "{", "PPC", "::", "F1", ",", "PPC", "::", "F2", ",", "PPC", "::", "F3", ",", "PPC", "::", "F4", ",", "PPC", "::", "F5", ",", "PPC", "::", "F6", ",", "PPC", "::", "F7", ",", "PPC", "::",...
GCC
spu
CPP
program_repair
MPU
27,049
[ "<FIXS>", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "real", ")", ";", "<FIXE>" ]
[ "insn", "=", "frame_emit_add_imm", "(", "fp_reg", ",", "sp_reg", ",", "fp_offset", ",", "scratch_reg_0", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "real", "=", "gen_addsi3", "(", "fp_reg", ",", "sp_reg", ",", "GEN_INT", "(", ...
GCC
nds32
MD
next_suggestion
CPU
27,050
[ "return", "nds32_output_32bit_load_s", "(", "operands", ",", "<NUM_LIT>", ")" ]
[ "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "{", "switch", "(", "which_alternative", ")", "{", ...
LLVM
Hexagon
TD
next_suggestion
DSP
27,051
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
27,052
[ "}", "=", "<NUM_LIT>", ";" ]
[ "class", "MVE_VCMPqru", "<", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ">", ":", "MVE_VCMPqr", "<", "suffix", ",", "<NUM_LIT>", ",", "size", ",", "pred_basic_u", ">", "{", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
27,053
[ "SDValue", "(", ")", ";" ]
[ "static", "SDValue", "LowerBuildVectorv4x32", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "const", "TargetLowering", "&", "TLI", ")", "{", "std", "::", "bitset", "<", "<NUM_LIT>", ">", "Zeroable",...
LLVM
MCS51
CPP
next_suggestion
MPU
27,054
[ "<STR_LIT>", "::", "<STR_LIT>", "CC", "=", "static_cast", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";" ]
[ "bool", "MCS51InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid MCS51 branch condition!", "<S...
LLVM
X86
CPP
next_suggestion
CPU
27,055
[ "bool", "CantUseSP", "=", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "hasOpaqueSPAdjustment", "(", ")", ";" ]
[ "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";", "bool", "CantUseFP", "=", "needsStackRealignment", "(", "MF", ")", ";" ]
LLVM
AArch64
CPP
stmt_completion
CPU
27,056
[ "dbgs", "(", ")", ")", ")", ";" ]
[ "}", "}", "}", "else", "{", "for", "(", "auto", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isReg", "(", ")", "&&", "!", "MOP", ".", "isDebug", "(", ")", "&&", "MOP", ".", "getReg", "(", ")", "&&", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
27,057
[ "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2FP32", ":" ]
[ "case", "AMDGPU", "::", "OPERAND_REG_IMM_V2INT16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_FP32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_FP64", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_FP16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INL...
LLVM
CSKY
CPP
stmt_completion
CPU
27,058
[ ")", ";" ]
[ "CSKYTargetMachine", "::", "CSKYTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "std", "::", "optional", "<", "Reloc", ...
GCC
vax
CPP
stmt_completion
CPU
27,059
[ "xfoo0", ")", ")", "return", "false", ";" ]
[ "xfoo1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONST_INT_P", "(", "xfoo0", ")", "&&", "REG_P", "(", "xfoo1", ")", ")", "return", "false", ";", "if", "(", "CONST_INT_P", "(", "xfoo1", ")", "&&", "REG_P", "(" ]
GCC
i386
CPP
stmt_completion
CPU
27,060
[ "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_fpclass_ps_mask", "(" ]
GCC
nios2
MD
stmt_completion
MPU
27,061
[ "]", ")", "]" ]
[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(",...
GCC
pa
CPP
code_generation
CPU
27,062
[ "static", "int", "compute_cpymem_length", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "unsigned", "int", "align", "=", "INTVAL", "(", "XEXP", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>",...
[ "Count", "the", "number", "of", "insns", "necessary", "to", "handle", "this", "block", "move", ".", "Basic", "structure", "is", "the", "same", "as", "emit_block_move", ",", "except", "that", "we", "count", "insns", "rather", "than", "emit", "them", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
27,063
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_svnavgh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1c80410a", ",", "TypeALU32_3op", ">", ",", "Enc_bd6...
LLVM
Hexagon
CPP
stmt_completion
DSP
27,064
[ ")", ")", "DL", "=", "MuxAt", "->", "getDebugLoc", "(", ")", ";" ]
[ "for", "(", "int", "i", "=", "PN", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "i", "-=", "<NUM_LIT>", ")", "{", "const", "MachineOperand", "&", "RO", "=", "PN", "->", "getOperand", "(", "i", ")", ",", "&", ...
LLVM
TPC
CPP
stmt_completion
Virtual ISA
27,065
[ "_", "size", ")", "{", "}" ]
[ "Field", "(", "unsigned", "_", "startBin", ",", "unsigned", "_", "startLLVM", ",", "unsigned", "_", "size", ")", ":", "startBin", "(", "_", "startBin", ")", ",", "startLLVM", "(", "_", "startLLVM", ")", ",", "size", "(" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
27,066
[ ":" ]
[ "default", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "unrecognized relocation ", "<STR_LIT>", "<<", "Fixup", ".", "getKind", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented Fixup kind!",...
LLVM
AArch64
CPP
next_suggestion
CPU
27,067
[ "return", "SDValue", "(", ")", ";" ]
[ "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", ...
LLVM
AArch64
TD
next_suggestion
CPU
27,068
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
bfin
CPP
next_suggestion
DSP
27,069
[ "lo_half", "[", "num", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "op", ",", "GET_MODE", "(", "op", ")", "==", "VOIDmode", "?", "DImode", ":", "GET_MODE", "(", "op", ")", ",", "<NUM_LIT>", ")", ";" ]
[ "rtx", "op", "=", "operands", "[", "num", "]", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "{", "lo_half", "[", "num", "]", "=", "adjust_address", "(", "op", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "hi_half", "[", "num", "]",...
LLVM
Hexagon
TD
stmt_completion
DSP
27,070
[ ";" ]
[ "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=...
GCC
sparc
MD
next_suggestion
CPU
27,071
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
ARM
TD
program_repair
CPU
27,072
[ "<FIXS>", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "am6offset", ":", "$", "Rm", ")", ",", "IIC_VLD3u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", ...
[ "class", "VLD3DWB", "bits", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdSt", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "DPR", ":", "$", "Vd", ",", "DPR", "...
LLVM
X86
CPP
stmt_completion
CPU
27,073
[ "VMOVDQU64Z256rm", ":" ]
[ "return", "X86", "::", "VMOVDQUrm", ";", "case", "X86", "::", "VMOVUPSZ256rm", ":", "case", "X86", "::", "VMOVAPSZ256rm", ":", "return", "X86", "::", "VMOVUPSZ128rm", ";", "case", "X86", "::", "VMOVUPDZ256rm", ":", "case", "X86", "::", "VMOVAPDZ256rm", ":", ...
LLVM
ARM
TD
stmt_completion
CPU
27,074
[ "<", "[", "WriteVLD1", "]", ">", ";" ]
[ "def", "VLD2LNd16Pseudo", ":", "VLDQLNPseudo", "<", "IIC_VLD2ln", ">", ",", "Sched" ]
LLVM
X86
CPP
program_repair
CPU
27,075
[ "<FIXS>", "if", "(", "isa", "ConstantPointerNull", ">", "(", "Val", ")", ")", "Val", "=", "Constant", "::", "getNullValue", "(", "TD", ".", "getIntPtrType", "(", "Val", "->", "getContext", "(", ")", ")", ")", ";", "<FIXE>" ]
[ "bool", "X86FastISel", "::", "X86FastEmitStore", "(", "EVT", "VT", ",", "const", "Value", "*", "Val", ",", "const", "X86AddressMode", "&", "AM", ")", "{", "<BUGS>", "if", "(", "isa", "ConstantPointerNull", ">", "(", "Val", ")", ")", "{", "Val", "=", "C...
LLVM
AMDGPU
CPP
next_suggestion
GPU
27,076
[ "return", "<NUM_LIT>", ";" ]
[ "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":" ]
LLVM
ARM
TD
stmt_completion
CPU
27,077
[ ",", "load", ">", ";" ]
[ "def", "VLD1LNq32Pseudo", ":", "VLD1QLNPseudo", "<", "v4i32" ]
GCC
v850
MD
next_suggestion
MPU
27,078
[ "{" ]
[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashift", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ...
LLVM
AArch64
CPP
next_suggestion
CPU
27,079
[ "FM", ".", "serializeToFaultMapSection", "(", ")", ";" ]
[ "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}" ]
LLVM
ARM64
TD
stmt_completion
CPU
27,080
[ "=", "MemROAsmOperand32", ";" ]
[ "def", "ro_indexed32", ":", "ro_indexed", "<", "<NUM_LIT>", ">", ",", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "ParserMatchClass" ]
GCC
aarch64
CPP
stmt_completion
CPU
27,081
[ ")", "{" ]
[ "static", "unsigned", "aarch64_add_stmt_cost", "(", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_", "stmt_vec_info", "*", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "where"...
LLVM
PowerPC
CPP
next_suggestion
CPU
27,082
[ "--", "MBBI", ";" ]
[ "static", "void", "RemoveVRSaveCode", "(", "MachineInstr", "*", "MI", ")", "{", "MachineBasicBlock", "*", "Entry", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "Entry", "->", "getParent", "(", ")", ";", "MachineBasicBlock",...
LLVM
Hexagon
TD
next_suggestion
DSP
27,083
[ "}" ]
[ "def", "A2_xorp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "En...
LLVM
AArch64
CPP
next_suggestion
CPU
27,084
[ "Size", "=", "alignTo", "(", "Size", ",", "kTagGranuleSize", ")", ";" ]
[ "}", "if", "(", "Allocas", ".", "empty", "(", ")", ")", "return", "false", ";", "int", "NextTag", "=", "<NUM_LIT>", ";", "int", "NumInterestingAllocas", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "I", ":", "Allocas", ")", "{", "AllocaInfo", "&", ...
GCC
powerpcspe
MD
stmt_completion
CPU
27,085
[ ")", "]", ")" ]
[ "(", "unspec", ":", "V2SI", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "]", "<NUM_LIT>", ")...
LLVM
TPC
CPP
next_suggestion
Virtual ISA
27,086
[ "MachineSDNode", "*", "Node24", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "ResultVT", ",", "Ops24", ")", ";" ]
[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops22", "(", "<NUM_LIT>", ")", ";", "Ops22", "[", "<NUM_LIT>", "]", "=", "Src1", ";", "Ops22", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "dataType", ",", "DL", ",", "MVT", "...
GCC
rs6000
MD
stmt_completion
CPU
27,087
[ "]", ")" ]
[ "(", "any_fix", ":", "SDI", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
frv
CPP
next_suggestion
VLIW
27,088
[ "}" ]
[ "if", "(", "level", ">=", "<NUM_LIT>", ")", "{", "flag_schedule_insns_after_reload", "=", "<NUM_LIT>", ";", "flag_rcsp", "=", "<NUM_LIT>", ";" ]
LLVM
Mips
TD
next_suggestion
CPU
27,089
[ "}" ]
[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "ROWD", ":", "$", "wd", ",", "(", "OpNode", "ROWS", ":", "$", "ws", ")", ")", "]", ";", "InstrIt...
LLVM
ARM
CPP
stmt_completion
CPU
27,090
[ "(", "Memory", ".", "OffsetRegNum", ")", ")", ";" ]
[ "void", "addMemThumbRROperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "...
LLVM
Hexagon
TD
stmt_completion
DSP
27,091
[ "<NUM_LIT>", ";" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>...
LLVM
ARM
CPP
next_suggestion
CPU
27,092
[ "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ")", ".", "addReg", "(", "SecondReg", ")", ".", "addReg", "(", "BaseReg", ")", ";" ]
[ "int", "LastOffset", "=", "<NUM_LIT>", ";", "unsigned", "LastOpcode", "=", "<NUM_LIT>", ";", "unsigned", "LastBytes", "=", "<NUM_LIT>", ";", "unsigned", "NumMove", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "Ops", ".", "size", "(", ")", "-", "<N...
GCC
rs6000
MD
next_suggestion
CPU
27,093
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "TLSmode", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "TLSmode", "[", "(", "match_operand", ":", "TLSmode", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TLSmode", "<NUM...
GCC
s390
MD
next_suggestion
MPU
27,094
[ "}", ")" ]
[ "(", "call", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", ...
LLVM
AArch64
TD
next_suggestion
CPU
27,095
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
27,096
[ "v4i1", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "?", ">", ";" ]
[ "def", "MVE_v8i16", ":", "MVEVectorVTInfo", "<", "v8i16", ",", "v4i32", ",", "v8i1", "," ]
LLVM
Hexagon
CPP
code_generation
DSP
27,097
[ "bool", "HexagonExpandCondsets", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", "static_cast", "<", "const", "Hexago...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
SystemZ
TD
next_suggestion
CPU
27,098
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";" ]
[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "I3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>",...
LLVM
PowerPC
TD
stmt_completion
CPU
27,099
[ "$", "src1", ",", "imm16ShiftedZExt", ":", "$", "src2", ")", ")", "]", ">", ",", "isRecordForm", ";" ]
[ "def", "ANDIS_rec", ":", "DForm_4", "<", "<NUM_LIT>", ",", "(", "outs", "gprc", ":", "$", "dst", ")", ",", "(", "ins", "gprc", ":", "$", "src1", ",", "u16imm", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "IIC_IntGeneral", ",", "[", "(", "set", ...