Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Hexagon
CPP
program_repair
DSP
614,400
[ "<FIXS>", "BitSimplification", "(", "BitTracker", "&", "bt", ",", "const", "MachineDominatorTree", "&", "mdt", ",", "const", "HexagonInstrInfo", "&", "hii", ",", "const", "HexagonRegisterInfo", "&", "hri", ",", "MachineRegisterInfo", "&", "mri", ",", "MachineFunct...
[ "class", "BitSimplification", ":", "public", "Transformation", "{", "public", ":", "<BUGS>", "BitSimplification", "(", "BitTracker", "&", "bt", ",", "const", "HexagonInstrInfo", "&", "hii", ",", "const", "HexagonRegisterInfo", "&", "hri", ",", "MachineRegisterInfo",...
LLVM
Hexagon
TD
next_suggestion
DSP
614,401
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC"...
LLVM
AArch64
TD
next_suggestion
CPU
614,402
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Zt", ";", "bits", "<", "<NUM_LIT>", ">", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM...
LLVM
Hexagon
TD
stmt_completion
DSP
614,403
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "isCompare", "=" ]
LLVM
AArch64
TD
stmt_completion
CPU
614,404
[ "(", "v4f32", "V128", ":", "$", "Rd", ")", ",", "(", "v4f32", "V128", ":", "$", "Rn", ")", ",", "(", "v4f32", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]
[ "def", "v4f32", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "{", "S", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "opc", "}", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4f32", "V128", ":", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
614,405
[ "AU", ")", ";" ]
[ "AU", ".", "addRequired", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage...
GCC
powerpcspe
CPP
stmt_completion
CPU
614,406
[ ";" ]
[ "SYMBOL_REF_FLAGS", "(", "rs6000_got_symbol", ")", "|=", "SYMBOL_FLAG_LOCAL", ";", "SYMBOL_REF_FLAGS", "(", "rs6000_got_symbol", ")", "|=", "SYMBOL_FLAG_EXTERNAL" ]
GCC
i386
MD
program_repair
CPU
614,407
[ "<FIXS>", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]
[ "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smaxmin", ":", "V8HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "V8HI", "<NUM_LIT>"...
LLVM
Mips
CPP
next_suggestion
CPU
614,408
[ "}" ]
[ "bool", "MipsMulMulBugFix", "::", "fixMulMulBB", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "MipsInstrInfo", "&", "MipsII", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", "Machin...
LLVM
VE
CPP
next_suggestion
CPU
614,409
[ "}" ]
[ "bool", "isLegalMaskedScatter", "(", "Type", "*", "DataType", ",", "MaybeAlign", "Alignment", ")", "{", "return", "isVectorLaneType", "(", "*", "getLaneType", "(", "DataType", ")", ")", ";" ]
GCC
tilepro
MD
stmt_completion
VLIW
614,410
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr" ]
GCC
i386
CPP
next_suggestion
CPU
614,411
[ "if", "(", "REG_P", "(", "shift_count", ")", ")", "{" ]
[ "switch", "(", "GET_CODE", "(", "use_body", ")", ")", "{", "case", "SET", ":", "shift_rtx", "=", "XEXP", "(", "use_body", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "PARALLEL", ":", "for", "(", "i", "=", "XVECLEN", "(", "use_body", ",", "<NUM_...
LLVM
TPC
TD
next_suggestion
Virtual ISA
614,412
[ "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
GCC
powerpcspe
MD
next_suggestion
CPU
614,413
[ "int", "r", "=", "REGNO", "(", "op0", ")" ]
[ "{", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]" ]
LLVM
ARM
TD
next_suggestion
CPU
614,414
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "rsi", ":", "AsI1", "<", "opcod", ",", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_reg_imm", ":", "$", "shift", ")", ",", "DPSoRegImmFrm", ",", "iis", ",", "opc", ",", "<STR_LIT>", ",", "[", ...
GCC
aarch64
MD
next_suggestion
CPU
614,415
[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Alpha
TD
stmt_completion
MPU
614,416
[ ",", "[", "]", ">", ";" ]
[ "def", "Alpha_cvttq", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTFPUnaryOp" ]
LLVM
AArch64
TD
stmt_completion
CPU
614,417
[ ">", ",", "GIComplexPatternEquiv", "<", "arith_shifted_reg64", ">", ";" ]
[ "def", "gi_arith_shifted_reg64", ":", "GIComplexOperandMatcher", "<", "s64", ",", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
614,418
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
614,419
[ "<NUM_LIT>", ">", "ULTOp1", ";" ]
[ "BuildVectorSDNode", "*", "BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op1", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "BV", ")", "return", "SDValue", "(", ")", ";", "MVT", "VT", "=", "Op1", ".", "getSimpleValueType", "(", ")...
LLVM
Hexagon
TD
next_suggestion
DSP
614,420
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
AArch64
TD
stmt_completion
CPU
614,421
[ "<STR_LIT>", ",", "SDT_AArch64vshift", ">", ";" ]
[ "def", "AArch64vlshr", ":", "SDNode", "<" ]
LLVM
GBZ80
CPP
next_suggestion
MPU
614,422
[ "}" ]
[ "LC", "=", "IsSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "MVT", "::", "i32", ":", "LC", "=", "IsSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ...
LLVM
AArch64
CPP
next_suggestion
CPU
614,423
[ "}" ]
[ "bool", "Imm2Success", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm2", ",", "<NUM_LIT>", ",", "Encoding2", ")", ";", "if", "(", "Imm1Success", "&&", "Imm2Success", ")", "{", "Insn", ".", "push_back", "(", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_L...
LLVM
Hexagon
TD
next_suggestion
DSP
614,424
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
m68k
MD
next_suggestion
MPU
614,425
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr",...
LLVM
AArch64
TD
stmt_completion
CPU
614,426
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC
m68k
MD
program_repair
MPU
614,427
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>", "<FIXS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", ...
[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<BUGS>", "{"...
LLVM
ARM
CPP
next_suggestion
CPU
614,428
[ "assert", "(", "True", ".", "getValueType", "(", ")", "==", "VT", ")", ";" ]
[ "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getARMXALUOOp", "(", "Cond", ",", "DAG", ",", "ARMcc", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "ARM", "::", "CPSR", ",", "MVT", "::", "i32", ")", ";", "EVT", ...
GCC
rs6000
MD
stmt_completion
CPU
614,429
[ ")", ")" ]
[ "<STR_LIT>", "{", "if", "(", "!", "TARGET_SCHED_PROLOG", ")", "emit_insn", "(", "gen_blockage", "(" ]
LLVM
Hexagon
TD
stmt_completion
DSP
614,430
[ "=", "<NUM_LIT>", ";" ]
[ "def", "A2_combineii", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "s32_0Imm", ":", "$", "Ii", ",", "s8_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_...
LLVM
X86
CPP
next_suggestion
CPU
614,431
[ "switch", "(", "Personality", ")", "{" ]
[ "PersonalityFn", "=", "dyn_cast", "<", "Function", ">", "(", "F", ".", "getPersonalityFn", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "PersonalityFn", ")", "return", "false", ";", "Personality", "=", "classifyEHPersonality", "("...
GCC
moxie
CPP
stmt_completion
CPU
614,432
[ "MASK_HAS_MULX", ";" ]
[ "init_machine_status", "=", "moxie_init_machine_status", ";", "target_flags", "|=" ]
LLVM
ARM64
TD
next_suggestion
CPU
614,433
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]
[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "$", "CRm", ")", ",", "asm", ",", "<STR_LIT>", ">", ",", ...
LLVM
X86
CPP
stmt_completion
CPU
614,434
[ "hasSubClassEq", "(", "RC", ")", ";" ]
[ "return", "X86", "::", "VK16RegClass", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
614,435
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", "...
GCC
aarch64
CPP
stmt_completion
CPU
614,436
[ "_", "b", ")", "{" ]
[ "vrshrq_n_s64", "(", "int64x2_t", "_", "_", "a", ",", "const", "int", "_" ]
LLVM
X86
CPP
program_repair
CPU
614,437
[ "<FIXS>", "if", "(", "!", "Subtarget", ".", "useBWIRegs", "(", ")", ")", "{", "<FIXE>" ]
[ "}", "<BUGS>", "if", "(", "!", "Subtarget", ".", "useBWIRegs", "(", ")", ")", "<BUGE>", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "MVT", "::", "v32i16", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "MVT", "::...
LLVM
AMDGPU
CPP
stmt_completion
GPU
614,438
[ "MemVal", ",", "AMDGPUAS", "::", "PARAM_D_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AMDGPUAS", "::", "PARAM_I_ADDRESS", ")", ";" ]
[ "bool", "AMDGPUDAGToDAGISel", "::", "isPrivateLoad", "(", "const", "LoadSDNode", "*", "N", ")", "const", "{", "if", "(", "checkPrivateAddress", "(", "N", "->", "getMemOperand", "(", ")", ")", ")", "{", "if", "(", "isCPLoad", "(", "N", ")", "||", "isConst...
LLVM
ARM64
TD
stmt_completion
CPU
614,439
[ "GPR32", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "AddSubRegAlias", "<", "mnemonic", ",", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", ",", "GPR32", ",", "GPR32", "," ]
GCC
i386
CPP
stmt_completion
CPU
614,440
[ ")", "return", "false", ";" ]
[ "if", "(", "ix86_function_regparm", "(", "TREE_TYPE", "(", "function", ")", ",", "function", ")", "<", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "vcall_offset" ]
LLVM
ARM
CPP
stmt_completion
CPU
614,441
[ "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";" ]
[ "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "con...
GCC
xtensa
CPP
next_suggestion
MPU
614,442
[ "case", "XTENSA_BUILTIN_UMULSIDI3", ":" ]
[ "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "int", "fcode", "=", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "switch", "(", "fcode", ")", "{" ]
GCC
i386
MD
program_repair
CPU
614,443
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
614,444
[ "HasPOPCNTD", "=", "POPCNTD_Unavailable", ";" ]
[ "HasVSX", "=", "false", ";", "NeedsTwoConstNR", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasP8Altivec", "=", "false", ";", "HasP8Crypto", "=", "false", ";", "HasP9Vector", "=", "false", ";", "HasP9Altivec", "=", "false", ";", "HasPrefixInstrs", ...
LLVM
AArch64
CPP
next_suggestion
CPU
614,445
[ "}" ]
[ "const", "RegisterBank", "&", "SrcRB", "=", "SrcIsGPR", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "InstructionMapping", "{", "DefaultMappingID", ",", "copyCost", "(", "DstRB", ",", "SrcRB", ",", "Size", ")", ",", ...
GCC
arm
MD
next_suggestion
CPU
614,446
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
614,447
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_L...
GCC
mips
MD
stmt_completion
CPU
614,448
[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]
LLVM
X86
CPP
next_suggestion
CPU
614,449
[ "}" ]
[ "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND", ":", "Promote", "=", "true", ";", "break", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "...
LLVM
AMDGPU
CPP
program_repair
GPU
614,450
[ "<FIXS>", "static", "DecodeStatus", "decodeOperand_KImmFP", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "<FIXE>" ]
[ "DECODE_OPERAND_SRC_REG_OR_IMM_DEFERRED_9", "(", "VS_32", ",", "OPW16", ",", "<NUM_LIT>", ")", "DECODE_OPERAND_SRC_REG_OR_IMM_DEFERRED_9", "(", "VS_32", ",", "OPW32", ",", "<NUM_LIT>", ")", "<BUGS>", "static", "DecodeStatus", "decodeOperand_f32kimm", "(", "MCInst", "&", ...
GCC
arm
MD
stmt_completion
CPU
614,451
[ "]", ")" ]
[ "(", "define_int_attr", "vfml_half", "[", "(", "UNSPEC_VFML_HI", "<STR_LIT>", ")", "(", "UNSPEC_VFML_LO", "<STR_LIT>", ")" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
614,452
[ "let", "Switches", "=", "sw", ";" ]
[ "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "dt", ";", "bits", "<", "<NUM_LIT>", ">", "...
LLVM
AArch64
CPP
code_generation
CPU
614,453
[ "bool", "AArch64InstrInfo", "::", "isCandidateToMergeOrPair", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "assert", "(", "(", "MI", ".", "getOperand", "(", ...
[ "Return", "true", "if", "this", "is", "a", "load/store", "that", "can", "be", "potentially", "paired/merged", "." ]
LLVM
X86
CPP
stmt_completion
CPU
614,454
[ "<NUM_LIT>", ";" ]
[ "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=" ]
GCC
i386
MD
stmt_completion
CPU
614,455
[ ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
614,456
[ "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod" ]
LLVM
X86
CPP
next_suggestion
CPU
614,457
[ "}" ]
[ "void", "_", "_", "extwrap", "(", "char", "*", "regset", ",", "void", "*", "fn", ")", "{", "asm", "volatile", "(", "<STR_LIT>", "mov %0, %%r12 \\n", "<STR_LIT>", "<STR_LIT>", "mov %1, %%r13 \\n", "<STR_LIT>", "<STR_LIT>", "mov %%rsp, %%r14 \\n"...
LLVM
M68k
CPP
code_generation
MPU
614,458
[ "bool", "M68kAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "ExtraCode", "||", "!", "ExtraCode", "[", ...
[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]
GCC
iq2000
CPP
stmt_completion
CPU
614,459
[ ")", "==", "RETURN_ADDRESS_POINTER_REGNUM", ")", "{" ]
[ "if", "(", "(", "from", ")", "==", "FRAME_POINTER_REGNUM", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "from", ")", "==", "ARG_POINTER_REGNUM", ")", "(", "offset", ")", "=", "(", "cfun", "->", "machine", "->", "total_size", ...
LLVM
ARM
CPP
stmt_completion
CPU
614,460
[ ",", "MVT", "::", "i32", ")", ";" ]
[ "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ",", "SDLoc", "dl", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl" ]
GCC
s390
CPP
program_repair
MPU
614,461
[ "<FIXS>", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame_pointer", ",", "<FIXE>" ]
[ "{", "if", "(", "global_not_special_regno_p", "(", "i", ")", ")", "{", "<BUGS>", "addr", "=", "plus_constant", "(", "frame_pointer", ",", "<BUGE>", "offset", "+", "cfun_frame_layout", ".", "gprs_offset", "*", "UNITS_PER_LONG", ")", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
614,462
[ ";" ]
[ "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", ...
GCC
m32r
MD
next_suggestion
MPU
614,463
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC
mcore
CPP
next_suggestion
MPU
614,464
[ "}" ]
[ "int", "first_reg", ";", "first_reg", "=", "<NUM_LIT>", ";", "while", "(", "fi", ".", "reg_mask", "&", "(", "<NUM_LIT>", "<<", "first_reg", ")", ")", "first_reg", "--", ";", "first_reg", "++", ";", "emit_insn", "(", "gen_load_multiple", "(", "gen_rtx_REG", ...
LLVM
Mips
CPP
stmt_completion
CPU
614,465
[ "Entry", ")", ";" ]
[ "if", "(", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOpe...
LLVM
ARM
CPP
program_repair
CPU
614,466
[ "<FIXS>", "IntegerType", "*", "ExtTy", "=", "nullptr", ";", "IntegerType", "*", "OrigTy", "=", "nullptr", ";", "<FIXE>" ]
[ "SmallPtrSet", "Value", "*", ",", "<NUM_LIT>", ">", "Promoted", ";", "Module", "*", "M", "=", "nullptr", ";", "LLVMContext", "&", "Ctx", ";", "<BUGS>", "Type", "*", "ExtTy", "=", "nullptr", ";", "Type", "*", "OrigTy", "=", "nullptr", ";", "<BUGE>", "vo...
GCC
sparc
MD
program_repair
CPU
614,467
[ "<FIXS>", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_oper...
LLVM
PowerPC
CPP
next_suggestion
CPU
614,468
[ "SCEVExpander", "SCEVE", "(", "*", "SE", ",", "Header", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ",", "<STR_LIT>", "pistart", "<STR_LIT>", ")", ";" ]
[ "MemI", "=", "SMemI", ";", "PtrValue", "=", "SMemI", "->", "getPointerOperand", "(", ")", ";", "}", "else", "if", "(", "IntrinsicInst", "*", "IMemI", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "J", ")", ")", "{", "if", "(", "IMemI", "->", "getI...
LLVM
AArch64
TD
next_suggestion
CPU
614,469
[ "let", "ParserMatchClass", "=", "Imm1_64Operand", ";" ]
[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod"...
GCC
s390
CPP
program_repair
MPU
614,470
[ "<FIXS>", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "STACK_POINTER_OFFSET", ")", ")", ";", "<FIXE>" ]
[ "insn", "=", "emit_insn", "(", "insn", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "cfa_restores", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "<BUGS>", "plus_constant", "(", "stack_pointer_rtx", ",", "STACK_POINTER_OFFSET", ")", ")", ";",...
GCC
arm
CPP
stmt_completion
CPU
614,471
[ "a", ",", "_", "_", "b", ")", ";" ]
[ "_", "_", "arm_vabdq_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vabdq_uv8hi", "(", "_", "_" ]
LLVM
Hexagon
TD
stmt_completion
DSP
614,472
[ "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>",...
LLVM
TPC
CPP
code_generation
Virtual ISA
614,473
[ "void", "TPCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")", "co...
[ "}", "Branch", "Analysis", "&", "Modification" ]
LLVM
ARM
CPP
stmt_completion
CPU
614,474
[ "true", ";" ]
[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", ...
GCC
i386
MD
next_suggestion
CPU
614,475
[ "<STR_LIT>" ]
[ "[", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPDPWS...
LLVM
PowerPC
CPP
next_suggestion
CPU
614,476
[ "}" ]
[ "assert", "(", "InstMaskEnd", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Mask cannot end out of range", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "V", ",", "getI32Imm", "(", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "InstM...
GCC
nds32
CPP
next_suggestion
CPU
614,477
[ "if", "(", "speed", ")", "return", "rtx_cost_model", ".", "speed_prefer", "(", "x", ",", "code", ",", "outer_code", ",", "opno", ",", "total", ")", ";" ]
[ "bool", "nds32_rtx_costs_impl", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "int", "code", "=", "GET_CODE", "(", "x", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
614,478
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", ...
LLVM
X86
CPP
stmt_completion
CPU
614,479
[ ")", ".", "getImm", "(", ")", ";" ]
[ "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Reg", ")", "return", "false", ";", "ImmVal", "=", "MI", ".", "getOperand",...
LLVM
AArch64
TD
stmt_completion
CPU
614,480
[ ",", "(", "instrs", "LDRSpost", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "A64FXWrite_LDR01", ",", "WriteI", "]" ]
GCC
i386
CPP
stmt_completion
CPU
614,481
[ "_", "mmask8", ")", "_", "_", "A", ",", "_", "_", "R", ")", ";" ]
[ "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_rndscalepd_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "B", ",", "_", "_", "imm", ",", "(", "_", "_", "v8df", ")", "_", "mm512_setzero_pd", "(", ")", ",", "(", "_" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
614,482
[ "}" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
614,483
[ "::", "G_SELECT", ":" ]
[ "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_PHI", ":", "case", "TargetOpcode" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
614,484
[ "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_SET_INACTIVE_B32", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_SET_INACTIVE_B64", ")", "RegsAssigned", "|=", "processDef", "(", "MI", ".", "getOperand", "(", "<NUM_L...
[ "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "Matrix", "=", "&", "getAnalysis", "<", "LiveRegMatrix"...
GCC
mt
CPP
program_repair
CPU
614,485
[ "<FIXS>", "dbr_schedule", "(", "get_insns", "(", ")", ")", ";", "<FIXE>" ]
[ "mt_reorg_loops", "(", "dump_file", ")", ";", "if", "(", "mt_flag_delayed_branch", ")", "<BUGS>", "dbr_schedule", "(", "get_insns", "(", ")", ",", "dump_file", ")", ";", "<BUGE>", "if", "(", "TARGET_MS2", ")", "{" ]
GCC
alpha
MD
stmt_completion
MPU
614,486
[ ")", ")" ]
[ "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
614,487
[ "}" ]
[ "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data1", ")", ",", "CurrScore", ")", ";", "}", "}", "else", ...
GCC
pdp11
CPP
next_suggestion
MPU
614,488
[ "}" ]
[ "else", "if", "(", "regno", ">", "AC3_REGNUM", ")", "return", "NO_LOAD_FPU_REGS", ";", "else", "if", "(", "regno", ">=", "AC0_REGNUM", ")", "return", "LOAD_FPU_REGS", ";", "else", "if", "(", "regno", "==", "<NUM_LIT>", ")", "return", "NOTR0_REG", ";", "els...
GCC
rs6000
CPP
program_repair
CPU
614,489
[ "<FIXS>", "if", "(", "restoring_GPRs_inline", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", "-", "info", "->", "first_gp_reg_save", ";", "i", "++", ")", "if", "(", "rs6000_reg_live_or_pic_offset_p", "(", "info", "->", "first_gp_reg_save",...
[ "spe_offset", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", "-", "info", "->", "first_gp_reg_save", ";", "i", "++", ")", "if", "(", "rs6000_reg_live_or_pic_offset_p", "(", "info", "->", "first_gp_reg_save", "...
LLVM
X86
CPP
stmt_completion
CPU
614,490
[ "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported operand mapping yet.", "<STR_LIT>", ")", ";" ]
[ "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "X86RegisterBankInfo", "::", "getSameOperandsMapping", "(", "const", "MachineInstr", "&", "MI", ",", "bool", "isFP", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "get...
GCC
aarch64
CPP
next_suggestion
CPU
614,491
[ "}" ]
[ "vmlsl_high_n_s32", "(", "int64x2_t", "a", ",", "int32x4_t", "b", ",", "int32_t", "c", ")", "{", "int64x2_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "smlsl2 %0.2d, %2.4s, %3.s[0]", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", "...
GCC
c4x
MD
next_suggestion
DSP
614,492
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
mmix
CPP
stmt_completion
CPU
614,493
[ ")", ";" ]
[ "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(" ]
LLVM
ARCompact
CPP
next_suggestion
MPU
614,494
[ "<STR_LIT>", "::", "<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";" ]
[ "continue", ";", "}", "assert", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Invalid branch", "<STR_LIT>", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "BranchCode", "=", "static_cast", "<", "<STR_LIT>", "::", ...
GCC
rs6000
MD
stmt_completion
CPU
614,495
[ ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
loongarch
CPP
program_repair
CPU
614,496
[ "<FIXS>", "if", "(", "!", "ISA_HAS_LASX", "&&", "!", "ISA_HAS_LSX", ")", "<FIXE>" ]
[ "loongarch_expand_vec_perm_even_odd", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "odd", ",", "nelt", "=", "d", "->", "nelt", ";", "<BUGS>", "if", "(", "!", "ISA_HAS_LASX", ")", "<BUGE>", "return", "false", ";", "odd", "="...
LLVM
Lanai
CPP
stmt_completion
CPU
614,497
[ ")", "const", "override", "{" ]
[ "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", ",", "uint64_t", ",", "const", "MCRelaxableFragment", "*", ",", "const", "MCAsmLayout", "&" ]
GCC
i386
MD
program_repair
CPU
614,498
[ "<FIXS>", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]
[ "return", "ANY_QI_REG_P", "(", "op", ")", "}", ")", "(", "define_predicate", "<STR_LIT>", "<BUGS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "{", "return", "CONSTANT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "}", ")", "<BUGE>", "(...
LLVM
X86
TD
stmt_completion
CPU
614,499
[ "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "VCVTTSD2SIrr", "GR32", ":", "$", "dst", ",", "FR64", ":", "$", "src", ")", "," ]