Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,600
[ "}" ]
[ "auto", "PSU", "=", "PDep", ".", "getSUnit", "(", ")", ";", "assert", "(", "!", "PSU", "->", "isBoundaryNode", "(", ")", ")", ";", "if", "(", "PSU", "!=", "SU", "&&", "!", "isScheduled", "(", "PSU", ")", ")", "{", "wouldBeScheduled", "=", "false", ...
LLVM
Hexagon
TD
next_suggestion
DSP
618,601
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,602
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "...
GCC
ia64
MD
next_suggestion
CPU
618,603
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
ft32
MD
next_suggestion
MPU
618,604
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM
X86
TD
next_suggestion
CPU
618,605
[ "}" ]
[ "class", "PseudoAsmI", "<", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "X86Inst", "<", "<NUM_LIT>", ",", "Pseudo", ",", "NoImm", ",", "oops", ",", "iops", ",", "asm", ",", "NoItinerary"...
LLVM
BPF
CPP
next_suggestion
Virtual ISA
618,606
[ "}" ]
[ "assert", "(", "BaseMO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Unexpected base pointer for inline asm memory operand.", "<STR_LIT>", ")", ";", "assert", "(", "OffsetMO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Unexpected offset for inline asm memory operand.", ...
GCC
aarch64
CPP
stmt_completion
CPU
618,607
[ "a", ")", "{" ]
[ "vclez_s16", "(", "int16x4_t", "_", "_" ]
GCC
rs6000
CPP
next_suggestion
CPU
618,608
[ "t", "=", "make_tree", "(", "TREE_TYPE", "(", "sav", ")", ",", "virtual_stack_vars_rtx", ")", ";" ]
[ "ovf", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ovf", ")", ",", "valist", ",", "f_ovf", ",", "NULL_TREE", ")", ";", "sav", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_sav", ")", ",", "valist", ",", "f_sav", ",", ...
GCC
i386
MD
next_suggestion
CPU
618,609
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<ST...
LLVM
ARM
CPP
stmt_completion
CPU
618,610
[ "L", ",", "Msg", ",", "Range", ")", ";" ]
[ "bool", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "SMRange", "Range", "=", "None", ")", "{", "return", "getParser", "(", ")", ".", "Warning", "(" ]
LLVM
ARM
CPP
program_repair
CPU
618,611
[ "<FIXS>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sat_imm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sh", "{", "<NUM_LIT>", "}", ";", "<FIXE>" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "<BUGS>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sat_imm", "{", "<NUM_LIT>", "-", "...
LLVM
Hexagon
TD
next_suggestion
DSP
618,612
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",",...
GCC
cr16
MD
next_suggestion
MPU
618,613
[ "{" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
618,614
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_...
LLVM
ARM
CPP
stmt_completion
CPU
618,615
[ "SlowLoadDSubregister", ";" ]
[ "bool", "hasSlowLoadDSubregister", "(", ")", "const", "{", "return" ]
LLVM
ARM64
TD
next_suggestion
CPU
618,616
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]
GCC
ia64
CPP
stmt_completion
CPU
618,617
[ "file", ")", ";" ]
[ "case", "'", "C", "'", ":", "{", "enum", "rtx_code", "c", "=", "swap_condition", "(", "GET_CODE", "(", "x", ")", ")", ";", "fputs", "(", "GET_RTX_NAME", "(", "c", ")", ",", "file", ")", ";", "return", ";", "}", "case", "'", "D", "'", ":", "swit...
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,618
[ "<NUM_LIT>", ")", ";" ]
[ "case", "Intrinsic", "::", "amdgcn_ds_fmax", ":", "{", "const", "ConstantInt", "*", "IsVolatile", "=", "cast", "<", "ConstantInt", ">", "(", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "IsVolatile", "->", "isZero", "(", ...
LLVM
ARM
CPP
next_suggestion
CPU
618,619
[ "return", "MadeChange", ";" ]
[ "SmallPtrSet", "<", "const", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "JumpTableTargets", ";", "if", "(", "const", "MachineJumpTableInfo", "*", "JTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ")", "for", "(", "const", "MachineJumpTableEntry", "&", ...
LLVM
Hexagon
TD
next_suggestion
DSP
618,620
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";" ]
GCC
aarch64
CPP
stmt_completion
CPU
618,621
[ "(", "c", ")", ":", ")", ";" ]
[ "vmlaq_u8", "(", "uint8x16_t", "a", ",", "uint8x16_t", "b", ",", "uint8x16_t", "c", ")", "{", "uint8x16_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "mla %0.16b, %2.16b, %3.16b", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,622
[ ",", "FrameIndex", ")", ";" ]
[ "if", "(", "!", "MI", ".", "mayLoad", "(", ")", ")", "return", "AMDGPU", "::", "NoRegister", ";", "if", "(", "isMUBUF", "(", "MI", ")", "||", "isVGPRSpill", "(", "MI", ")", ")", "return", "isStackAccess", "(", "MI" ]
LLVM
AGC
CPP
stmt_completion
MPU
618,623
[ ":", "{" ]
[ "SwitchSection", "(", "Section", ",", "nullptr", ")", ";", "return", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "StringRef", "SectionName", "=", "<STR_LIT>", "BANK", "<STR_LIT>", "+", "itostr", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>...
LLVM
Hexagon
CPP
stmt_completion
DSP
618,624
[ ")", "<<", "'", "\\n", "'", ";" ]
[ "case", "Hexagon", "::", "J2_jumpf", ":", "return", "getDotNewPredJumpOp", "(", "MI", ",", "MBPI", ")", ";", "}", "int", "NewOpcode", "=", "Hexagon", "::", "getPredNewOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpcode", ">=",...
LLVM
X86
TD
program_repair
CPU
618,625
[ "<FIXS>", "avx512_cvtph2ps_sae", "v16f32_info", ",", "v16i16x_info", ",", "WriteCvtPH2PSY", ">", ",", "<FIXE>" ]
[ "let", "Predicates", "=", "[", "HasAVX512", "]", "indefm", "VCVTPH2PSZ", ":", "avx512_cvtph2ps", "v16f32_info", ",", "v16i16x_info", ",", "f256mem", ",", "loadv4i64", ",", "WriteCvtPH2PSY", ">", ",", "<BUGS>", "avx512_cvtph2ps_sae", "v16f32_info", ",", "v16i16x_info...
GCC
m68k
MD
next_suggestion
MPU
618,626
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<ST...
LLVM
Sparc
CPP
next_suggestion
CPU
618,627
[ "}" ]
[ "static", "unsigned", "toCallerWindow", "(", "unsigned", "Reg", ")", "{", "static_assert", "(", "<STR_LIT>", "::", "<STR_LIT>", "+", "<NUM_LIT>", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "::", "<STR_LIT>", "+", "<NUM_LIT>", "==", "<STR_LIT>", "::...
GCC
lm32
CPP
next_suggestion
MPU
618,628
[ "callee_size", "+=", "UNITS_PER_WORD", ";" ]
[ "int", "regno", ";", "HOST_WIDE_INT", "total_size", ",", "locals_size", ",", "args_size", ",", "pretend_size", ",", "callee_size", ";", "unsigned", "int", "reg_save_mask", ";", "locals_size", "=", "size", ";", "args_size", "=", "crtl", "->", "outgoing_args_size", ...
GCC
aarch64
CPP
code_generation
CPU
618,629
[ "static", "sbitmap", "aarch64_get_separate_components", "(", "void", ")", "{", "aarch64_layout_frame", "(", ")", ";", "sbitmap", "components", "=", "sbitmap_alloc", "(", "LAST_SAVED_REGNUM", "+", "<NUM_LIT>", ")", ";", "bitmap_clear", "(", "components", ")", ";", ...
[ "Implement", "TARGET_SHRINK_WRAP_GET_SEPARATE_COMPONENTS", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
618,630
[ "VecMem", ".", "push_back", "(", "Ld0", ")", ";" ]
[ "dbgs", "(", ")", "<<", "<STR_LIT>", "Ld0:", "<STR_LIT>", ";", "Ld0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "Ld1:", "<STR_LIT>", ";", "Ld1", "->", "dump", "(", ")", ";", ")", ";", "if", "(", "!", "Ld0", "->", "hasOneUs...
LLVM
PowerPC
TD
stmt_completion
CPU
618,631
[ "(", "ins", ")", ",", "<STR_LIT>", ",", "IIC_IntMFFS", ",", "[", "]", ">", ",", "PPC970_DGroup_Single", ",", "PPC970_Unit_FPU", ";" ]
[ "def", "MFFSL", ":", "X_FRT5_XO2_XO3_XO10", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "f8rc", ":", "$", "rT", ")", "," ]
LLVM
ARM64
TD
stmt_completion
CPU
618,632
[ "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_L...
LLVM
X86
TD
stmt_completion
CPU
618,633
[ ",", "BWPort5", "]", ">", ";" ]
[ "def", "BWPort05", ":", "ProcResGroup", "<", "[", "BWPort0" ]
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
618,634
[ "<FIXS>", "MCOperand", "WebAssemblyMCInstLower", "::", "lowerSymbolOperand", "(", "MCSymbol", "*", "Sym", ",", "<FIXE>" ]
[ "return", "WasmSym", ";", "}", "<BUGS>", "MCOperand", "WebAssemblyMCInstLower", "::", "LowerSymbolOperand", "(", "MCSymbol", "*", "Sym", ",", "<BUGE>", "int64_t", "Offset", ",", "bool", "IsFunc", ",", "bool", "IsGlob", ",", "bool", "IsEvent", ")", "const", "{"...
GCC
pru
CPP
code_generation
CPU
618,635
[ "static", "bool", "prologue_saved_reg_p", "(", "int", "regno", ")", "{", "gcc_assert", "(", "GP_REG_P", "(", "regno", ")", ")", ";", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", "return",...
[ "Return", "true", "if", "REGNO", "should", "be", "saved", "in", "the", "prologue", "." ]
LLVM
X86
CPP
next_suggestion
CPU
618,636
[ "}" ]
[ "}", "else", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "Ty", ")", ")", "{", "for", "(", "auto", "*", "EltTy", ":", "STy", "->", "elements", "(", ")", ")", "{", "unsigned", "EltAlign", "=", "<NUM_LIT>", ";", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
618,637
[ "}" ]
[ "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "CodeModel", "::", "Model", "CModel", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "<NUM_LIT>", ";", "PPCFuncInfo", "->...
LLVM
X86
CPP
next_suggestion
CPU
618,638
[ "}" ]
[ "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", ")", ";", "return", "::", "isUNPCKLMask", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "getNumOperands", "(", ")", ",", "V2IsSplat", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,639
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ...
LLVM
AArch64
CPP
next_suggestion
CPU
618,640
[ "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "MisspeculatingTaintReg", ")", ".", "addUse", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".",...
[ "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",...
LLVM
PowerPC
CPP
stmt_completion
CPU
618,641
[ "Ctx", ")", "{" ]
[ "static", "const", "PPCMCExpr", "*", "createHa", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
618,642
[ "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";" ]
[ "void", "HexagonInstPrinter", "::", "printExtOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{", "const", "HexagonMCInst", "*", "HMCI", "=", "static_cast", "<", "const", "HexagonMCInst", "*", ...
LLVM
PowerPC
TD
program_repair
CPU
618,643
[ "<FIXS>", "(", "outs", "crrc", ":", "$", "BF", ")", ",", "(", "ins", "u7imm", ":", "$", "DCMX", ",", "vrrc", ":", "$", "VB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "]", ">", ";", "<FIXE>" ]
[ "(", "outs", "crrc", ":", "$", "BF", ")", ",", "(", "ins", "u7imm", ":", "$", "DCMX", ",", "vsfrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "]", ">", ";", "def", "XSTSTDCQP", ":", "X_BF3_DCMX7_RS5", "<NUM_LIT>", ",", "<...
GCC
mips
MD
stmt_completion
CPU
618,644
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr" ]
GCC
mips
CPP
stmt_completion
CPU
618,645
[ "uint16x4_t", "t", ")", "{" ]
[ "paddush", "(", "uint16x4_t", "s", "," ]
LLVM
AArch64
TD
next_suggestion
CPU
618,646
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}"...
GCC
rx
MD
stmt_completion
CPU
618,647
[ "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "ior", "(", "match_operand" ]
LLVM
ARM64
CPP
next_suggestion
CPU
618,648
[ "if", "(", "Valid", ")", "O", "<<", "Name", ";" ]
[ "unsigned", "prfop", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "bool", "Valid", ";", "StringRef", "Name", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", ")", ".", "toString", "(", "prfop", ",", "Valid", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
618,649
[ "}", "else", "if", "(", "VT", ".", "isSimple", "(", ")", "&&", "VT", ".", "getSimpleVT", "(", ")", ".", "is128BitVector", "(", ")", ")", "{" ]
[ "Vec", "=", "b", ".", "Constant", "(", "-", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "}", "else", "if", "(", "VT", ".", "isSimple", "(", ")", "&&", "VT", ".", "getSimpleVT", "(", ")", ".", "is64BitVector", "(", ")", ")", "{", "Vec", "=",...
LLVM
ARM
CPP
next_suggestion
CPU
618,650
[ "ReplaceUses", "(", "SDValue", "(", "N", ",", "ResIdx", ")", ",", "SubReg", ")", ";" ]
[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "SDValue", "ImmCorpoc", "=", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ";", "uint32_t", "ImmCoprocVal", "=", "ImmCorpoc", "->", "getAsZExtVa...
GCC
rl78
CPP
next_suggestion
MPU
618,651
[ "return", "before", "?", "to", ":", "from", ";" ]
[ "machine_mode", "mode", "=", "GET_MODE", "(", "to", ")", ";", "if", "(", "optimize", "&&", "before", "&&", "already_contains", "(", "to", ",", "from", ")", ")", "{", "display_content_memory", "(", "stderr", ")", ";", "if", "(", "dump_file", ")", "{", "...
LLVM
SystemZ
TD
next_suggestion
CPU
618,652
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "R2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,653
[ "(", "<NUM_LIT>", ",", "SL", ")", ")", ",", "WideLoad", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "SL", ")", ";" ]
[ "EVT", "WideVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "EVT", "WideMemVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "...
GCC
i386
CPP
stmt_completion
CPU
618,654
[ "_", "mmask32", ")", "_", "_", "B", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_compresshi512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "C", ",", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_" ]
LLVM
X86
CPP
next_suggestion
CPU
618,655
[ "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "return", "new", "TargetLoweringObjectFileELF", "(", ")", ";" ]
[ "const", "X86Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "bool", "is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetEnvMacho", "(", ")", ")",...
GCC
aarch64
CPP
next_suggestion
CPU
618,656
[ "gcc_assert", "(", "i", "<", "dest_op_info", "->", "n_chains", ")", ";" ]
[ "for", "(", "chain", "=", "head", "->", "first", ";", "chain", ";", "chain", "=", "chain", "->", "next_use", ")", "{", "fma_node", "*", "*", "fma_slot", ";", "if", "(", "!", "is_fmul_fmac_insn", "(", "chain", "->", "insn", ",", "true", ")", ")", "c...
LLVM
Hexagon
TD
next_suggestion
DSP
618,657
[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgti_fp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", "...
LLVM
ARM
CPP
stmt_completion
CPU
618,658
[ "::", "TargetCostKind", "CostKind", ")", "{" ]
[ "int", "ARMTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI" ]
LLVM
X86
CPP
next_suggestion
CPU
618,659
[ "}" ]
[ "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "xFGETSIGN", "=", "DAG", ".", "getNode",...
LLVM
AArch64
TD
stmt_completion
CPU
618,660
[ ")", ";" ]
[ "class", "addsub_shifted_imm", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "imm", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "Encoder...
LLVM
Hexagon
TD
next_suggestion
DSP
618,661
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
GCC
arm
CPP
program_repair
CPU
618,662
[ "<FIXS>", "tree", "attributes", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]
[ "intarm_pe_valid_machine_decl_attribute", "(", "decl", ",", "attributes", ",", "attr", ",", "args", ")", "tree", "decl", ";", "<BUGS>", "tree", "attributes", ";", "<BUGE>", "tree", "attr", ";", "tree", "args", ";", "{" ]
GCC
arm
CPP
stmt_completion
CPU
618,663
[ "<STR_LIT>", "__builtin_neon_ti", "<STR_LIT>", ")", ";" ]
[ "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "intSI_type_node", ",", "<STR_LIT>", "__builtin_neon_si", "<STR_LIT>", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "float_type_node", ",", "...
LLVM
Hexagon
TD
next_suggestion
DSP
618,664
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_...
GCC
mips
CPP
stmt_completion
CPU
618,665
[ "(", ")", ";" ]
[ "df_analyze", "(", ")", ";", "if", "(", "TARGET_RELAX_PIC_CALLS", ")", "mips_annotate_pic_calls", "(", ")", ";", "if", "(", "mips_r10k_cache_barrier", "!=", "R10K_CACHE_BARRIER_NONE", ")", "r10k_insert_cache_barriers" ]
GCC
rx
MD
stmt_completion
CPU
618,666
[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "{", "emit_insn", "(", "gen_xchg_mem", "<", "mode", ">", "(", "operands", "[", "<NUM_LIT>", "]", "," ]
LLVM
ARM64
TD
stmt_completion
CPU
618,667
[ "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", ...
GCC
arm
MD
stmt_completion
CPU
618,668
[ "]", ")" ]
[ "(", "cond_exec", "(", "match_dup", "<NUM_LIT>", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "enum", "r...
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,669
[ ")", ";" ]
[ "return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
618,670
[ ".", "addReg", "(", "MoveReg", ",", "getKillRegState", "(", "true", ")", ")", ")", ";" ]
[ "static", "void", "restoreCRs", "(", "bool", "is31", ",", "bool", "CR2Spilled", ",", "bool", "CR3Spilled", ",", "bool", "CR4Spilled", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo",...
LLVM
X86
CPP
next_suggestion
CPU
618,671
[ "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "Create", "(", "GetPICBaseSymbol", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";" ]
[ "MCOperand", "X86MCInstLower", "::", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", "{", "const", "MCExpr", "*", "Expr", "=", "<NUM_LIT>", ";", "MCSymbolRefExpr", "::", "VariantKind", "RefKind", "=", ...
LLVM
Hexagon
TD
next_suggestion
DSP
618,672
[ "}" ]
[ "def", "A2_pandtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...
LLVM
Hexagon
CPP
stmt_completion
DSP
618,673
[ "OS", "<<", "*", "I", "<<", "'", "'", "<<", "*", "*", "I", "<<", "'", "\\n", "'", ";" ]
[ "void", "dump_node_container", "(", "raw_ostream", "&", "OS", ",", "const", "NodeContainer", "&", "S", ")", "{", "using", "const_iterator", "=", "typename", "NodeContainer", "::", "const_iterator", ";", "for", "(", "const_iterator", "I", "=", "S", ".", "begin"...
GCC
arm
CPP
code_generation
CPU
618,674
[ "machine_mode", "arm_select_dominance_cc_mode", "(", "rtx", "x", ",", "rtx", "y", ",", "HOST_WIDE_INT", "cond_or", ")", "{", "enum", "rtx_code", "cond1", ",", "cond2", ";", "int", "swapped", "=", "<NUM_LIT>", ";", "if", "(", "(", "arm_select_cc_mode", "(", "...
[ "Select", "a", "dominance", "comparison", "mode", "if", "possible", "for", "a", "test", "of", "the", "general", "form", "(", "OP", "(", "COND_OR", "(", "X", ")", "(", "Y", ")", ")", "(", "const_int", "0", ")", ")", ".", "We", "support", "three", "f...
LLVM
PowerPC
TD
stmt_completion
CPU
618,675
[ "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStSTWCX", ",", "[", "]", ">", ",", "isRecordForm", ",", "Requires", "<", "[", "HasPartwordAtomics", "]", ">", ";" ]
[ "def", "STHCX", ":", "XForm_1_memOp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "gprc", ":", "$", "rS", ",", "memrr", ":", "$" ]
LLVM
Hexagon
TD
stmt_completion
DSP
618,676
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vavguwr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_e4a7f9f0", ",", "TypeALU64", ">", ",", ...
GCC
spu
CPP
program_repair
MPU
618,677
[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "compare_result", ",", "<FIXE>" ]
[ "{", "rtx", "target", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "reverse_test", ")", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "compare_result", ",", "<BUGE>", "gen_rtx_NOT", "(", "comp_mode", ",", "compare_result", ")", ...
GCC
sh
CPP
next_suggestion
CPU
618,678
[ "if", "(", "t_reg_operand", "(", "s", ".", "set_src", ",", "VOIDmode", ")", "||", "negt_reg_operand", "(", "s", ".", "set_src", ",", "VOIDmode", ")", ")", "return", "extended_op", ";" ]
[ "else", "return", "NULL_RTX", ";", "if", "(", "GET_MODE", "(", "extended_op", ")", "!=", "SImode", ")", "return", "NULL_RTX", ";", "set_of_reg", "s", "=", "sh_find_set_of_reg", "(", "extended_op", ",", "insn", ",", "prev_nonnote_insn_bb", ")", ";", "if", "("...
LLVM
ARM
CPP
program_repair
CPU
618,679
[ "<FIXS>", "}", "else", "if", "(", "Opc", "==", "ARM", "::", "tMOVr", ")", "{", "AFI", "->", "EHPrologueRemappedRegs", "[", "DstReg", "]", "=", "SrcReg", ";", "}", "else", "{", "<FIXE>" ]
[ "}", "else", "if", "(", "DstReg", "==", "ARM", "::", "SP", ")", "{", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported opcode for unwinding information", "<STR_LIT>", ")", ";", "<BUGS>", "}", "else", "...
GCC
rs6000
MD
next_suggestion
CPU
618,680
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
CPP
stmt_completion
CPU
618,681
[ "_", "m64", "_", "_", "m2", ")", "{" ]
[ "static", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "m_psubusb", "(", "_", "_", "m64", "_", "_", "m1", ",", "_" ]
LLVM
Mips
CPP
next_suggestion
CPU
618,682
[ "Shift", ";" ]
[ "}", "if", "(", "!", "(", "MemCpySize", "=", "ByValSize", "-", "Offset", ")", ")", "return", ";", "if", "(", "Reg", "!=", "RegEnd", ")", "{", "assert", "(", "(", "ByValSize", "<", "Offset", "+", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Size of the remaind...
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,683
[ ";" ]
[ "if", "(", "HwReg", ".", "IsSymbolic", ")", "{", "if", "(", "HwReg", ".", "Id", "==", "OPR_ID_UNSUPPORTED", ")", "{", "Error", "(", "HwReg", ".", "Loc", ",", "<STR_LIT>", "specified hardware register is not supported on this GPU", "<STR_LIT>", ")", ";", "return"...
LLVM
TMS320C64X
CPP
stmt_completion
VLIW
618,684
[ ":" ]
[ "ClusterPriority", "UAS", "::", "getClusterPriority", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "TMS320C64XInstrInfo", "::", "isFlexible", "(", "MI", ")", ")", "{", "return",...
GCC
loongarch
MD
next_suggestion
CPU
618,685
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
arm
MD
next_suggestion
CPU
618,686
[ ")" ]
[ "(", "match_operand", ":", "<", "VSI2QI", ">", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_DOT_US", ")", "(", "match_operand", ":", "VCVTI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
bfin
MD
stmt_completion
DSP
618,687
[ "<NUM_LIT>", ")" ]
[ "(", "REG_R2", "<NUM_LIT>", ")", "(", "REG_R3", "<NUM_LIT>", ")", "(", "REG_R4", "<NUM_LIT>", ")", "(", "REG_R5", "<NUM_LIT>", ")", "(", "REG_R6", "<NUM_LIT>", ")", "(", "REG_R7" ]
LLVM
X86
TD
program_repair
CPU
618,688
[ "<FIXS>", "PS", ",", "VEX", ",", "Requires", "[", "HasAVX", "]", ">", ";", "<FIXE>", "<FIXS>", "PS", ",", "VEX", ",", "VEX_L", ",", "Requires", "[", "HasAVX", "]", ">", ";", "<FIXE>", "<FIXS>", "PS", ",", "Requires", "[", "UseSSE2", "]", ">", ";", ...
[ "defm", "VCVTDQ2PS", ":", "sse12_cvt_p", "<NUM_LIT>", ",", "VR128", ",", "VR128", ",", "i128mem", ",", "<STR_LIT>", ",", "SSEPackedSingle", ",", "SSE_CVT_PS", ">", ",", "<BUGS>", "TB", ",", "VEX", ",", "Requires", "[", "HasAVX", "]", ">", ";", "<BUGE>", ...
LLVM
X86
CPP
next_suggestion
CPU
618,689
[ "}" ]
[ "unsigned", "Op", "=", "Inst", ".", "getOpcode", "(", ")", ";", "switch", "(", "Op", ")", "{", "default", ":", "return", "Op", ";", "case", "X86", "::", "JCC_1", ":", "return", "(", "is16BitMode", ")", "?", "X86", "::", "JCC_2", ":", "X86", "::", ...
LLVM
SystemZ
CPP
next_suggestion
CPU
618,690
[ "}" ]
[ "Even", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Is32Bit", ")", ",", "DL", ",", "VT", ",", "Result", ")", ";", "Odd", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Is32Bit...
GCC
nds32
CPP
next_suggestion
CPU
618,691
[ "}" ]
[ "emit_insn", "(", "gen_pkbbsi_1", "(", "value4word", ",", "tmp", ",", "tmp", ")", ")", ";", "}", "else", "{", "rtx", "tmp1", ",", "tmp2", ",", "tmp3", ",", "tmp4", ";", "tmp1", "=", "expand_binop", "(", "SImode", ",", "and", "_", "optab", ",", "val...
GCC
mips
MD
next_suggestion
CPU
618,692
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "if", "(", "BYTES_BIG_ENDIAN", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
mcore
MD
next_suggestion
MPU
618,693
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI...
LLVM
Hexagon
TD
stmt_completion
DSP
618,694
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ...
LLVM
AArch64
TD
stmt_completion
CPU
618,695
[ "Rd", ",", "V64", ":", "$", "Rn", ",", "V64", ":", "$", "Rm", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v2i64", "(", "opnode", "(", "v2i64", "V128", ":", "$", "Rd", ")", ",", "(", "v2i32", "V64", ":", "$", "Rn", ")", ",", "(", "v2i32", "V64", ":", "$", "Rm", ")", ")", ")", ",", "(", "INST2S", "V128", ":", "$" ]
LLVM
X86
CPP
stmt_completion
CPU
618,696
[ "(", ")", ";" ]
[ "return", "is64Bit", "(", ")", "&&", "!", "isTargetNaCl" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
618,697
[ "return", "CALL_INDIRECT_F32", ";" ]
[ "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "using", "namespace", "WebAssembly", ";", "case", "PCALL_INDIRECT_VOID", ":", "return", "CALL_INDIRECT_VOID", ";", "case", "PCALL_INDIRECT_I32", ":", "return", "CALL_INDIRECT_I32", ";", "case", "PCALL_INDI...
LLVM
AArch64
CPP
stmt_completion
CPU
618,698
[ "SVEStackSize", ";" ]
[ "int64_t", "NumBytes", "=", "IsFunclet", "?", "getWinEHFuncletFrameSize", "(", "MF", ")", ":", "MFI", ".", "getStackSize", "(", ")", ";", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(...
LLVM
ECLair
TD
next_suggestion
MPU
618,699
[ "}" ]
[ "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "!", "strconcat", "(", "<STR_LIT>", ",", "Name", ")", ";" ]