Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
rs6000
MD
program_repair
CPU
618,900
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")"...
LLVM
ARM64
TD
next_suggestion
CPU
618,901
[ "let", "Predicates", "=", "[", "HasCRC", "]", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", ...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
618,902
[ "case", "WebAssembly", "::", "ATOMIC_RMW_ADD_I32", ":" ]
[ "case", "WebAssembly", "::", "LOAD_v8i16", ":", "case", "WebAssembly", "::", "LOAD_v4i32", ":", "case", "WebAssembly", "::", "LOAD_v2i64", ":", "case", "WebAssembly", "::", "LOAD_v4f32", ":", "case", "WebAssembly", "::", "LOAD_v2f64", ":", "case", "WebAssembly", ...
GCC
mips
MD
stmt_completion
CPU
618,903
[ ")" ]
[ "(", "define_query_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
GCC
rs6000
CPP
stmt_completion
CPU
618,904
[ ";" ]
[ "int", "priority1", "=", "rs6000_clone_priority", "(", "decl1", ")", ";", "int", "priority2", "=", "rs6000_clone_priority", "(", "decl2", ")", ";", "int", "ret", "=", "priority1", "-", "priority2", ";", "if", "(", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", ...
LLVM
ARM
CPP
stmt_completion
CPU
618,905
[ "(", ")", ")", ";" ]
[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm" ]
LLVM
SystemZ
TD
stmt_completion
CPU
618,906
[ ",", "[", "]", ">", ";" ]
[ "def", "BRAS", ":", "InstRI", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "R1", ",", "brtarget16tls", ":", "$", "I2", ")", ",", "<STR_LIT>" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
618,907
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,908
[ "(", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ZERO_EXTEND", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ExtSrc", "=", "Op", ".", "getOperand" ]
LLVM
Mips
CPP
stmt_completion
CPU
618,909
[ ", ", "<STR_LIT>", ";" ]
[ "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";", "O", "<<", "<STR_LIT>" ]
LLVM
Mips
CPP
stmt_completion
CPU
618,910
[ "false", ",", "false", ",", "isKill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";" ]
[ "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "Mips", "::", "CPURegsRegisterClass", ")", ...
GCC
epiphany
CPP
next_suggestion
MPU
618,911
[ "int", "first_reg_offset", "=", "first_anon_arg", ";" ]
[ "machine_function_t", "*", "mf", "=", "MACHINE_FUNCTION", "(", "cfun", ")", ";", "gcc_assert", "(", "arg", ".", "mode", "!=", "BLKmode", ")", ";", "next_cum", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "next_cum", "=", "(", "ROUND_ADVANCE_CUM", ...
LLVM
MBlaze
CPP
next_suggestion
MPU
618,912
[ "return", "<NUM_LIT>", ";" ]
[ "unsigned", "MBlazeRegisterInfo", "::", "getEHExceptionRegister", "(", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "What is the exception register", "<STR_LIT>", ")", ";" ]
GCC
i386
MD
next_suggestion
CPU
618,913
[ "mask", "|", "=", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "-", "<NUM_LIT>", ")", "<", "<", "<NUM_LIT>" ]
[ "(", "vec_select", ":", "V8SF", "(", "vec_concat", ":", "V16SF", "(", "match_operand", ":", "V8SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "ma...
GCC
stormy16
MD
next_suggestion
CPU
618,914
[ "DONE" ]
[ "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "...
LLVM
SystemZ
TD
program_repair
CPU
618,915
[ "<FIXS>", "def", "NR", ":", "BinaryRR", "<STR_LIT>", ",", "<NUM_LIT>", ",", "and", ",", "GR32", ",", "GR32", ">", ";", "def", "NGR", ":", "BinaryRRE", "<STR_LIT>", ",", "<NUM_LIT>", ",", "and", ",", "GR64", ",", "GR64", ">", ";", "<FIXE>" ]
[ "let", "Defs", "=", "[", "CC", "]", "in", "{", "let", "isCommutable", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "NR", ":", "BinaryRR", "<STR_LIT>", ",", "<NUM_LIT>", ",", "and", ",", "GR32", ",", "GR32", ">", ";", "def", "NGR", ":", "BinaryRRE", ...
LLVM
ARM64
TD
next_suggestion
CPU
618,916
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", ...
LLVM
ARM
TD
stmt_completion
CPU
618,917
[ ";" ]
[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>" ]
LLVM
PTX
CPP
next_suggestion
GPU
618,918
[ "unsigned", "reg", ";" ]
[ "lower_argument", "=", "lower_kernel_argument", ";", "break", ";", "case", "CallingConv", "::", "PTX_Device", ":", "MFI", "->", "setKernel", "(", "false", ")", ";", "lower_argument", "=", "lower_device_argument", ";", "break", ";", "}", "for", "(", "struct", "...
LLVM
AArch64
CPP
stmt_completion
CPU
618,919
[ ";" ]
[ "auto", "*", "GV", "=", "GlobalOp", ".", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "ClassifyGlobalRefere...
LLVM
X86
CPP
next_suggestion
CPU
618,920
[ "}" ]
[ "static", "unsigned", "getPUSH2Opcode", "(", "const", "X86Subtarget", "&", "ST", ")", "{", "return", "ST", ".", "hasPPX", "(", ")", "?", "X86", "::", "PUSH2P", ":", "X86", "::", "PUSH2", ";" ]
LLVM
R600
CPP
code_generation
GPU
618,921
[ "void", "R600InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", "*", "...
[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]
LLVM
AArch64
TD
next_suggestion
CPU
618,922
[ "}" ]
[ "def", "INSELb", ":", "NeonI_INS_element", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "neon_uimm4_bare", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "Immd", "{", "<NUM_LIT>", "}", ",", "Immd", "{", "<NUM_LIT>", "}", ",", "Im...
LLVM
ARM64
TD
stmt_completion
CPU
618,923
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LI...
GCC
d30v
CPP
code_generation
CPU
618,924
[ "void", "d30v_expand_prologue", "(", ")", "{", "rtx", "sp", "=", "stack_pointer_rtx", ";", "d30v_stack_t", "*", "info", "=", "d30v_stack_info", "(", ")", ";", "int", "i", ";", "rtx", "mem_di", "=", "NULL_RTX", ";", "rtx", "mem_si", "=", "NULL_RTX", ";", ...
[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "prologue", ".", "Using", "a", "prologue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "output_function_p...
GCC
i386
MD
next_suggestion
CPU
618,925
[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")" ]
[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(",...
GCC
mips
MD
program_repair
CPU
618,926
[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", ...
LLVM
X86
TD
program_repair
CPU
618,927
[ "<FIXS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "PS", ",", "VEX_4V", ",", "VEX_WIG", ";", "<FIXE>", "<FIXS>", "SSEPackedDouble", ",", "itins", ".", "d", ",", "<NUM_LIT>", ">", ",", "PD", ",", "VEX_4V", ",", "VEX_WIG", "...
[ "let", "Predicates", "=", "[", "HasAVX", ",", "NoVLX", "]", "in", "{", "defm", "V", "#", "NAME", "#", "PS", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR128", ",", "v4f32", ",",...
LLVM
X86
CPP
stmt_completion
CPU
618,928
[ "::", "f80", ")", "{" ]
[ "SDValue", "X86TargetLowering", "::", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", "LowerVAARG only handles 64-bit va_arg!", "<STR_LIT>", ")", ";", ...
LLVM
X86
CPP
next_suggestion
CPU
618,929
[ "SV", "=", "extractBitsFromValue", "(", "SF", ",", "<NUM_LIT>", ",", "getReg", "(", "X86", "::", "EFLAGS", ")", ")", ";" ]
[ "Value", "*", "X86RegisterSema", "::", "getSF", "(", "X86", "::", "StatusFlag", "SF", ")", "{", "Value", "*", "SV", "=", "SFVals", "[", "SF", "]", ";", "if", "(", "SV", "==", "<NUM_LIT>", ")", "{" ]
GCC
rs6000
CPP
stmt_completion
CPU
618,930
[ "_", "m_from_int64", "(", "long", "long", "_", "_", "i", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,931
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",",...
LLVM
TLCS900
CPP
next_suggestion
MPU
618,932
[ "}" ]
[ "return", "C_RegisterClass", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
618,933
[ "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "R", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "const", "SDLoc", "&", "dl", "(", "N", ")", ";", "MVT", "ResTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "assert", "(", "HST", "->", "getVectorLength", "(", ")", "*", "<NUM_LIT>", "==", "ResTy", ".", ...
GCC
arm
CPP
program_repair
CPU
618,934
[ "<FIXS>", "gcc_assert", "(", "*", "amountp", "!=", "-", "<NUM_LIT>", ")", ";", "*", "amountp", "=", "int_log2", "(", "*", "amountp", ")", ";", "<FIXE>", "<FIXS>", "gcc_unreachable", "(", ")", ";", "<FIXE>" ]
[ "case", "MULT", ":", "<BUGS>", "if", "(", "*", "amountp", "!=", "-", "<NUM_LIT>", ")", "*", "amountp", "=", "int_log2", "(", "*", "amountp", ")", ";", "elseabort", "(", ")", ";", "<BUGE>", "return", "<STR_LIT>", "asl", "<STR_LIT>", ";", "default", ":",...
LLVM
IA64
CPP
code_generation
CPU
618,935
[ "bool", "IA64AsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "O", "<<", "<STR_LIT>", "\\n.ident \\\"LLVM-ia64\\\"\\n\\n", "<STR_LIT>", "<<", "<STR_LIT>", ...
[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]
LLVM
AArch64
TD
stmt_completion
CPU
618,936
[ "]", ";" ]
[ "DestructiveInstTypeEnum", "DestructiveInstType", "=", "NotDestructive", ";", "ElementSizeEnum", "ElementSize", "=", "ElementSizeNone", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isPTestLike", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isWhile", ";...
LLVM
ARM
TD
next_suggestion
CPU
618,937
[ "}" ]
[ "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm24bitAsmOperand", ";" ]
GCC
rs6000
CPP
next_suggestion
CPU
618,938
[ "output_asm_insn", "(", "tmp_buf", ",", "<NUM_LIT>", ")", ";" ]
[ "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "_pic\\n", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "label", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "_pic:\\n\\tmflr r11\\n", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_...
LLVM
X86
CPP
stmt_completion
CPU
618,939
[ "(", "Op", ",", "DAG", ")", ";" ]
[ "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", ...
LLVM
Hexagon
TD
next_suggestion
DSP
618,940
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "F2_dfsub", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_2f7c551d", ",", "TypeM", ">", ",", "Enc_a...
LLVM
AArch64
TD
stmt_completion
CPU
618,941
[ ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", "#", "<STR_LIT>", ",", "(", "FCMGEv4f32", "V128", ":", "$", "dst", ",", "V128", ":", "$", "src2", ",", "V128", ":", "$", "src1" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,942
[ ":" ]
[ "return", "AMDGPU", "::", "SI_SPILL_AV160_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_AV192_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_AV224_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU...
LLVM
ARM
CPP
stmt_completion
CPU
618,943
[ "->", "getTargetStreamer", "(", ")", ";" ]
[ "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")...
GCC
aarch64
CPP
stmt_completion
CPU
618,944
[ "_", "a", ";" ]
[ "vreinterpretq_s16_u32", "(", "uint32x4_t", "_", "_", "a", ")", "{", "return", "(", "int16x8_t", ")", "_" ]
LLVM
PowerPC
CPP
code_generation
CPU
618,945
[ "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(...
[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...
LLVM
XCore
CPP
stmt_completion
MPU
618,946
[ "val", "/", "<NUM_LIT>", ")", ")", ";" ]
[ "return", "(", "val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "isImmUs", "(" ]
LLVM
X86
CPP
stmt_completion
CPU
618,947
[ "(", "RegNo", ",", "Start", ",", "End", ")", ";" ]
[ "int64_t", "Imm", "=", "SM", ".", "getImm", "(", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "{", "unsigned", "Len", "=", "Tok", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "Start", ".", "getPointer", "(", ")", ";", "...
GCC
m68k
MD
next_suggestion
MPU
618,948
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
stmt_completion
CPU
618,949
[ "ValTy", ")", ";" ]
[ "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "ISD", "::", "SELECT", ")", "{", "std", "::", "pair", "<"...
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,950
[ "}" ]
[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "auto", "CC", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "auto", "MD", "=", "getTargetStreamer", ...
GCC
pru
CPP
code_generation
CPU
618,951
[ "const", "char", "*", "pru_output_sign_extend", "(", "rtx", "*", "operands", ")", "{", "static", "char", "buf", "[", "<NUM_LIT>", "]", ";", "int", "bufi", ";", "const", "int", "dst_sz", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT...
[ "Output", "asm", "code", "for", "sign_extend", "operation", "." ]
LLVM
TPC
CPP
stmt_completion
Virtual ISA
618,952
[ "::", "Fail", ";" ]
[ "uint64_t", "Predicate", "=", "fieldFromInstruction", "(", "insn", ",", "TPCII", "::", "LdPredicateStart", ",", "TPCII", "::", "LdPredicateSize", ")", ";", "bool", "Polarity", "=", "(", "bool", ")", "fieldFromInstruction", "(", "insn", ",", "TPCII", "::", "LdP...
GCC
i386
MD
next_suggestion
CPU
618,953
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "V2SF", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC
arm
CPP
stmt_completion
CPU
618,954
[ "int8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{" ]
[ "_", "_", "arm_vqrdmlsdhxq_m_s8", "(", "int8x16_t", "_", "_", "inactive", ",", "int8x16_t", "_", "_", "a", "," ]
LLVM
ARM
CPP
code_generation
CPU
618,955
[ "unsigned", "ARMBaseInstrInfo", "::", "extraSizeToPredicateInstructions", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "NumInsts", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isThumb2", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsign...
[ "Return", "the", "increase", "in", "code", "size", "needed", "to", "predicate", "a", "contiguous", "run", "of", "NumInsts", "instructions", "." ]
LLVM
Hexagon
CPP
next_suggestion
DSP
618,956
[ "RC", ".", "meet", "(", "LSR", ")", ";" ]
[ "if", "(", "ValOp", ".", "isImm", "(", ")", ")", "{", "int64_t", "V", "=", "ValOp", ".", "getImm", "(", ")", ";", "unsigned", "W", "=", "getRegBitWidth", "(", "DefR", ".", "Reg", ")", ";", "APInt", "A", "(", "W", ",", "V", ",", "true", ")", "...
LLVM
AArch64
CPP
next_suggestion
CPU
618,957
[ "relaplt", ".", "setLink", "(", "&", "plt", ")", ";" ]
[ "}", "else", "{", "LDSection", "&", "gotplt", "=", "file_format", "->", "getGOTPLT", "(", ")", ";", "m_pGOTPLT", "=", "new", "AArch64GOT", "(", "gotplt", ")", ";", "m_pGOTPLT", "->", "createGOT0", "(", ")", ";", "}", "LDSection", "&", "plt", "=", "file...
LLVM
Hexagon
TD
next_suggestion
DSP
618,958
[ "}" ]
[ "def", "A2_psubt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", ...
GCC
aarch64
CPP
stmt_completion
CPU
618,959
[ ",", "w8_11", ",", "w12_15", ")", ";" ]
[ "vsha256su1q_u32", "(", "uint32x4_t", "tw0_3", ",", "uint32x4_t", "w8_11", ",", "uint32x4_t", "w12_15", ")", "{", "return", "_", "_", "builtin_aarch64_crypto_sha256su1v4si_uuuu", "(", "tw0_3" ]
GCC
m32r
MD
next_suggestion
MPU
618,960
[ "<STR_LIT>", ")" ]
[ "[", "(", "return", ")", "]", "<STR_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
618,961
[ "=", "b15_b12", "{", "<NUM_LIT>", "}", ";" ]
[ "class", "BaseSIMDModifiedImmVectorShiftHalf", "<", "bit", "Q", ",", "bit", "op", ",", "bits", "<", "<NUM_LIT>", ">", "b15_b12", ",", "RegisterOperand", "vectype", ",", "string", "asm", ",", "string", "kind", ",", "list", "<", "dag", ">", "pattern", ">", "...
LLVM
ARM
CPP
next_suggestion
CPU
618,962
[ "}" ]
[ "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4i16", "&&", "<STR_LIT>", "Invalid type for cus...
GCC
gcn
MD
stmt_completion
GPU
618,963
[ ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
LLVM
M88k
CPP
next_suggestion
MPU
618,964
[ "}" ]
[ "if", "(", "Requires88110", ")", "EFlags", "|=", "ELF", "::", "EF_88K_M88110", ";", "MCA", ".", "setELFHeaderEFlags", "(", "EFlags", ")", ";" ]
GCC
mips
CPP
next_suggestion
CPU
618,965
[ "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";" ]
[ "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "-", "gp_saved", "*", "UNITS_PER_WORD", ")", ";", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "ptr", ")", ";", "se...
LLVM
Hexagon
TD
next_suggestion
DSP
618,966
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM...
GCC
i386
MD
next_suggestion
CPU
618,967
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Xtensa
CPP
stmt_completion
MPU
618,968
[ "TT", ")", "{" ]
[ "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
618,969
[ "(", "*", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "MadeChange", "|=", "runOnLoop", "(", "*", "L", ")", ";" ]
[ "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "auto", "I", "=", "LI", "->", "begin", "(", ")", ",", "IE", "=", "LI", "->...
LLVM
Hexagon
TD
next_suggestion
DSP
618,970
[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
CPP
program_repair
GPU
618,971
[ "<FIXS>", "class", "R600PassConfig", "final", ":", "public", "AMDGPUPassConfig", "{", "<FIXE>" ]
[ "bool", "addGCPasses", "(", ")", "override", ";", "}", ";", "<BUGS>", "class", "R600PassConfig", ":", "public", "AMDGPUPassConfig", "{", "<BUGE>", "public", ":", "R600PassConfig", "(", "TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", ...
LLVM
Mips
CPP
stmt_completion
CPU
618,972
[ ")", "const", "{" ]
[ "unsigned", "getATRegNum", "(" ]
GCC
csky
MD
next_suggestion
CPU
618,973
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "reg", ":", "CC", "CSKY_CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ...
GCC
arm
CPP
stmt_completion
CPU
618,974
[ ")", ";" ]
[ "return", "_", "_", "arm_vldrwq_gather_shifted_offset_z_f32", "(", "_", "_", "base", ",", "_", "_", "offset", ",", "_", "_", "p" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,975
[ "getTargetStreamer", "(", ")", ".", "EmitISAVersion", "(", ")", ";" ]
[ "auto", "TargetIDDirective", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "if", "(", "getTargetStreamer", "(", ")", ".", "getTargetID", "(", ")", "->", "toString", "(", ")", "!=", "TargetIDDirective", ")", ...
LLVM
Hexagon
TD
next_suggestion
DSP
618,976
[ "}" ]
[ "def", "F2_conv_sf2ud_chop", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{...
LLVM
Mips
TD
next_suggestion
CPU
618,977
[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]
[ "class", "MUL_R6_DESC_BASE", "<", "string", "instr_asm", ",", "RegisterOperand", "GPROpnd", ",", "InstrItinClass", "itin", ",", "SDPatternOperator", "Op", "=", "null_frag", ">", ":", "MipsR6Arch", "<", "instr_asm", ">", "{", "dag", "OutOperandList", "=", "(", "o...
GCC
rs6000
MD
stmt_completion
CPU
618,978
[ ")", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,979
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM
PowerPC
CPP
next_suggestion
CPU
618,980
[ "return", "false", ";" ]
[ "static", "bool", "isSameClassPhysRegCopy", "(", "unsigned", "Opcode", ")", "{", "unsigned", "CopyOpcodes", "[", "]", "=", "{", "PPC", "::", "OR", ",", "PPC", "::", "OR8", ",", "PPC", "::", "FMR", ",", "PPC", "::", "VOR", ",", "PPC", "::", "XXLOR", "...
GCC
nds32
CPP
stmt_completion
CPU
618,981
[ ")", ";" ]
[ "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "addr_helper", "=", "gen_reg_rtx", "(", "insn_data", "[", "icode", "]", ".", "operand...
LLVM
Hexagon
CPP
next_suggestion
DSP
618,982
[ "}" ]
[ "unsigned", "RetOpc", "=", "I", "->", "getOpcode", "(", ")", ";", "return", "RetOpc", "==", "Hexagon", "::", "PS_tailcall_i", "||", "RetOpc", "==", "Hexagon", "::", "PS_tailcall_r", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
618,983
[ "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "Val", ")", ")", ";" ]
[ "unsigned", "I", "=", "<NUM_LIT>", ";", "for", "(", ";", "I", "<", "NumRegs", "-", "LeftoverBytes", ";", "++", "I", ",", "OffsetInBytes", "+=", "RegSizeInBytes", ")", "{", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", ...
LLVM
Hexagon
TD
next_suggestion
DSP
618,984
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "L2_loadrub_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ...
GCC
rs6000
MD
stmt_completion
CPU
618,985
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "eq_attr",...
GCC
aarch64
CPP
next_suggestion
CPU
618,986
[ "}" ]
[ "machine_mode", "ag_mode", ";", "int", "count", ";", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "TREE_CODE", "(", "type", ")", "!=", "COMPLEX_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", ")", "return", "false", ";", "...
LLVM
R600
CPP
code_generation
GPU
618,987
[ "bool", "R600InstrInfo", "::", "FindSwizzleForVectorSlot", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", ">", "&", "IGSrcs", ",", "std", "::", "vector", "<", "R600InstrIn...
[ "Enumerate", "all", "possible", "Swizzle", "sequence", "to", "find", "one", "that", "can", "meet", "all", "read", "port", "requirements", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
618,988
[ "=", "ByteAccess", ";" ]
[ "def", "L2_loadalignb_io", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5e...
GCC
nds32
MD
stmt_completion
CPU
618,989
[ ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "S...
GCC
mips
CPP
stmt_completion
CPU
618,990
[ ")", ";" ]
[ "return", "_", "_", "builtin_loongson_pcmpgtb_u", "(", "s", ",", "t" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
618,991
[ "}" ]
[ "SDValue", "ValV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "insertVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ValV", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "Op", ")", ...
LLVM
AArch64
TD
stmt_completion
CPU
618,992
[ "#", "<STR_LIT>", ")", ">", ";" ]
[ "def", ":", "ROInstAlias", "<", "asm", ",", "regtype", ",", "!", "cast", "<", "Instruction", ">", "(", "NAME" ]
LLVM
ARM
TD
stmt_completion
CPU
618,993
[ "}", "=", "T", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Qn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", ...
LLVM
X86
CPP
stmt_completion
CPU
618,994
[ "::", "RAX", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";" ]
[ "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "{", "BuildStackAdjustment", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TailCallReturnAddrDelta", ",", "false", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "uint64_t...
LLVM
ARM
CPP
next_suggestion
CPU
618,995
[ "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";" ]
[ "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ...
GCC
mips
MD
next_suggestion
CPU
618,996
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
sparc
CPP
next_suggestion
CPU
618,997
[ "}" ]
[ "rtx", "cst", ",", "temp1", ",", "temp2", ",", "temp3", ",", "temp4", ",", "temp5", ";", "rtx", "ti_temp", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")...
GCC
aarch64
CPP
code_generation
CPU
618,998
[ "static", "void", "aarch64_asm_output_variant_pcs", "(", "FILE", "*", "stream", ",", "const", "tree", "decl", ",", "const", "char", "*", "name", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "{", "arm_pcs", "pcs", "=", "...
[ "Output", ".variant_pcs", "for", "aarch64_vector_pcs", "function", "symbols", "." ]
LLVM
AGC
CPP
stmt_completion
MPU
618,999
[ ")", "report_fatal_error", "(", "<STR_LIT>", "cannot lower SREM", "<STR_LIT>", ")", ";" ]
[ "SDValue", "AGCTargetLowering", "::", "LowerSREM", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "SREM should be i32 only", "<STR_LIT>"...