Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AMDGPU
CPP
code_generation
GPU
619,000
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AMDGPURegBankCombiner", "<STR_LIT>", ";", "}" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
GCC
arm
MD
program_repair
CPU
619,001
[ "<FIXS>", "if", "(", "V_sz_elem", ">", "=", "=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", "elseoutput_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", "<FIXE>" ]
[ "int", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "TImode", ",", "regno", ")", "ops", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "<BUGS>", "output_asm_ins...
GCC
i386
MD
next_suggestion
CPU
619,002
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LI...
GCC
arm
MD
stmt_completion
CPU
619,003
[ ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,004
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ...
GCC
m32c
CPP
code_generation
MPU
619,005
[ "static", "void", "m32c_print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "address", ")", "{", "if", "(", "GET_CODE", "(", "address", ")", "==", "MEM", ")", "address", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "else", "gcc_as...
[ "Implements", "PRINT_OPERAND_ADDRESS", ".", "Nothing", "unusual", "here", "." ]
LLVM
X86
TD
stmt_completion
CPU
619,006
[ "<NUM_LIT>", ";" ]
[ "def", "HaswellModel", ":", "SchedMachineModel", "{", "let", "IssueWidth", "=", "<NUM_LIT>", ";", "let", "MicroOpBufferSize", "=", "<NUM_LIT>", ";", "let", "LoadLatency", "=", "<NUM_LIT>", ";", "let", "MispredictPenalty", "=", "<NUM_LIT>", ";", "let", "LoopMicroOp...
LLVM
X86
TD
program_repair
CPU
619,007
[ "<FIXS>", "Sched", "[", "WriteVecExtract", "]", ">", ",", "FoldGenData", "NAME", "#", "ri", ">", ";", "<FIXE>", "<FIXS>", "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "mayStore", "=", "<NUM_LIT>", "in", "<FIXE>", "<FIXS>", "addr", ":", "$", "dst", ")", ...
[ "(", "ins", "VR128", ":", "$", "src1", ",", "u8imm", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "]", ">", ",", "<BUGS>", "Sched", "[", "WriteShuffle", "]", ">", ",", "FoldGenData", "NAME", "#", ...
LLVM
X86
CPP
next_suggestion
CPU
619,008
[ "}" ]
[ "void", "printf256mem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "printMemReference", "(", "MI", ",", "OpNo", ")", ";" ]
GCC
arm
CPP
stmt_completion
CPU
619,009
[ "int", "_", "_", "c", ")", "{" ]
[ "vld1_lane_s32", "(", "const", "int32_t", "*", "_", "_", "a", ",", "int32x2_t", "_", "_", "b", ",", "const" ]
GCC
bpf
CPP
code_generation
Virtual ISA
619,010
[ "static", "int", "bpf_core_get_index", "(", "const", "tree", "node", ",", "bool", "*", "valid", ")", "{", "enum", "tree_code", "code", "=", "TREE_CODE", "(", "node", ")", ";", "if", "(", "code", "==", "FIELD_DECL", ")", "{", "const", "tree", "container",...
[ "Compute", "the", "index", "of", "the", "NODE", "in", "its", "immediate", "container", ".", "NODE", "should", "be", "a", "FIELD_DECL", "(", "i.e", ".", "of", "struct", "or", "union", ")", ",", "or", "an", "ARRAY_REF", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,011
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_pandfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...
LLVM
R600
TD
next_suggestion
GPU
619,012
[ "let", "Itinerary", "=", "TransALU", ";" ]
[ "class", "MULHI_INT_Common", "<", "bits", "<", "<NUM_LIT>", ">", "inst", ">", ":", "R600_2OP_Helper", "<", "inst", ",", "<STR_LIT>", ",", "mulhs", ">", "{", "let", "TransOnly", "=", "<NUM_LIT>", ";" ]
GCC
rs6000
CPP
stmt_completion
CPU
619,013
[ ";" ]
[ "regno", "=", "true_regnum", "(", "reg", ")", ";", "if", "(", "regno", "<", "<NUM_LIT>", "||", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "return", "PSEUDO_REG_TYPE", ";", "}", "gcc_assert", "(", "regno", ">=", "<NUM_LIT>", ")", ";", "if", "(", ...
GCC
arm
CPP
stmt_completion
CPU
619,014
[ "_", "a", ";" ]
[ "vreinterpretq_p64_bf16", "(", "bfloat16x8_t", "_", "_", "a", ")", "{", "return", "(", "poly64x2_t", ")", "_" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
619,015
[ "}" ]
[ "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ...
LLVM
ARM
CPP
stmt_completion
CPU
619,016
[ "false", ";" ]
[ "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
619,017
[ ")", "return", "&", "*", "Pos", ";" ]
[ "while", "(", "Pos", "!=", "EHPad", "->", "end", "(", ")", "&&", "(", "Pos", "->", "isLabel", "(", ")", "||", "Pos", "->", "isDebugInstr", "(", ")", "||", "isMarker", "(", "Pos", "->", "getOpcode", "(", ")", ")", ")", ")", "Pos", "++", ";", "if...
LLVM
X86
CPP
next_suggestion
CPU
619,018
[ "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUX32", "&&", "!", "TargetTriple", ".", "isOSNaCl", "(", ")", ")", ";" ]
[ "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUX32", ")", ";", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,019
[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM...
LLVM
Hexagon
TD
next_suggestion
DSP
619,020
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ryy32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ryy32", "{", "<NUM_LIT>", "-",...
LLVM
ARM
TD
next_suggestion
CPU
619,021
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "...
GCC
i386
MD
stmt_completion
CPU
619,022
[ "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16SI" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
619,023
[ "MRI", ".", "getRegClass", "(", "Reg", ")", ":" ]
[ "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "?" ]
GCC
sh
CPP
next_suggestion
CPU
619,024
[ "return", "bdesc", "[", "code", "]", ".", "fndecl", ";" ]
[ "static", "tree", "sh_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "ARRAY_SIZE", "(", "bdesc", ")", ")", "return", "error_mark_node", ";", "if", "(", "!", "bdesc", "[", "code", ...
LLVM
Xtensa
CPP
code_generation
MPU
619,025
[ "bool", "XtensaInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModi...
[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]
GCC
sh
MD
next_suggestion
CPU
619,026
[ "(", "match_test", "<STR_LIT>", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC
h8300
CPP
next_suggestion
MPU
619,027
[ "wlength", "+=", "<NUM_LIT>", ";" ]
[ "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "shift", ")", ";", "enum", "shift_type", "shift_type", ";", "enum", "shift_mode", "shift_mode", ";", "struct", "shift_info", "info", ";...
LLVM
X86
CPP
stmt_completion
CPU
619,028
[ "(", "<NUM_LIT>", ")", ")", ";" ]
[ "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "AtomicOrdering", "FenceOrdering", "=", "static_cast", "<", "AtomicOr...
GCC
arm
MD
stmt_completion
CPU
619,029
[ ">", ")" ]
[ "neon_pairwise_reduce", "(", "vec", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<", "MODE", ">", "mode", ",", "&", "gen_neon_vpsmax", "<", "mode" ]
LLVM
AArch64
CPP
next_suggestion
CPU
619,030
[ "CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";" ]
[ "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "WhilePair", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "MVT",...
LLVM
Hexagon
TD
next_suggestion
DSP
619,031
[ "let", "accessSize", "=", "HalfWordAccess", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
GCC
i386
MD
stmt_completion
CPU
619,032
[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "VF_AVX512FP16VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VF_AVX512FP16VL", "[", "(", "match_operand", ":", "VF_AVX512FP16VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "...
LLVM
ARM64
TD
stmt_completion
CPU
619,033
[ "dst", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "...
LLVM
AArch64
CPP
next_suggestion
CPU
619,034
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...
GCC
arm
MD
next_suggestion
CPU
619,035
[ ")" ]
[ "(", "vec_select", ":", "V4HI", "(", "zero_extend", ":", "V8HI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int...
LLVM
AMDGPU
CPP
next_suggestion
GPU
619,036
[ "}" ]
[ "O", "<<", "<STR_LIT>", " dfmt:", "<STR_LIT>", ";", "printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}" ]
LLVM
MOS
CPP
code_generation
MPU
619,037
[ "void", "MOSAsmPrinter", "::", "emitJumpTableInfo", "(", ")", "{", "const", "DataLayout", "&", "DL", "=", "MF", "->", "getDataLayout", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "if", "(...
[ "Print", "assembly", "representations", "of", "the", "jump", "tables", "used", "by", "the", "current", "function", "to", "the", "current", "output", "stream", "." ]
GCC
rs6000
CPP
program_repair
CPU
619,038
[ "<FIXS>", "d", "=", "bdesc_dst", ";", "<FIXE>", "<FIXS>", "dp", "=", "bdesc_altivec_preds", ";", "<FIXE>" ]
[ "def_builtin", "(", "MASK_ALTIVEC", ",", "<STR_LIT>", "__builtin_vec_ctu", "<STR_LIT>", ",", "opaque_ftype_opaque_int", ",", "ALTIVEC_BUILTIN_VEC_CTU", ")", ";", "<BUGS>", "d", "=", "(", "struct", "builtin_description", "*", ")", "bdesc_dst", ";", "<BUGE>", "for", "...
LLVM
Hexagon
CPP
stmt_completion
DSP
619,039
[ "(", "Self", ")", ";" ]
[ "}", "else", "{", "Code", ".", "FirstM", "=", "NA", ".", "Id", ";", "NodeId", "Self", "=", "G", ".", "id", "(", "this", ")", ";", "NA", ".", "Addr", "->", "setNext" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
619,040
[ "(", ")", ";" ]
[ "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", ...
LLVM
Hexagon
TD
next_suggestion
DSP
619,041
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
LLVM
X86
CPP
stmt_completion
CPU
619,042
[ ")", ";" ]
[ "FunctionPass", "*", "llvm", "::", "createX86MaxStackAlignmentCalculatorPass", "(", ")", "{", "return", "new", "MSAC", "(" ]
LLVM
ARM
TD
next_suggestion
CPU
619,043
[ "}" ]
[ "def", "MVE_VMOV_to_lane", ":", "MVE_VMOV_lane_direction", "{", "let", "bit_20", "=", "<NUM_LIT>", ";", "let", "oops", "=", "(", "outs", "MQPR", ":", "$", "Qd", ")", ";", "let", "iops", "=", "(", "ins", "MQPR", ":", "$", "Qd_src", ",", "rGPR", ":", "...
LLVM
Hexagon
TD
next_suggestion
DSP
619,044
[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
[ "class", "Enc_27fd0e", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let...
GCC
rs6000
MD
stmt_completion
CPU
619,045
[ "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "match_operand" ]
GCC
rs6000
MD
stmt_completion
CPU
619,046
[ "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
X86
CPP
code_generation
CPU
619,047
[ "unsigned", "X86TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "Subtarget", "->", "getFrameLowering", ...
[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
619,048
[ "}" ]
[ "class", "LoadInstGenericWithDest", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ">", ":", "LoadInstGenericSrcA", "<", "opc", ",", "asmstr", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Dest", "=", "<NUM_LIT>", ";", "let", "Inst", "{", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
619,049
[ "if", "(", "const", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ")", "{" ]
[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
619,050
[ ",", "MVT", "::", "f16", ",", "Lo", ")", ";" ]
[ "static", "bool", "convertBuildVectorCastElt", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "Lo", ",", "SDValue", "&", "Hi", ")", "{", "if", "(", "Hi", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "Hi", ".", "getOperand", "(...
LLVM
PowerPC
CPP
next_suggestion
CPU
619,051
[ "O", "<<", "(", "unsigned", "int", ")", "Value", ";" ]
[ "unsigned", "int", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid u1imm argument!", "<STR_LIT>", ")", ";" ]
GCC
arm
MD
next_suggestion
CPU
619,052
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
619,053
[ "}" ]
[ "def", "_H_register", ":", "STN_WBReg_Lane", "<", "r", ",", "<NUM_LIT>", ",", "op0", ",", "!", "cast", "<", "RegisterOperand", ">", "(", "List", "#", "<STR_LIT>", ")", ",", "uimm_h", ",", "neon_uimm3_bare", ",", "asmop", ">", "{", "let", "Inst", "{", "...
GCC
powerpcspe
MD
stmt_completion
CPU
619,054
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,055
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",",...
LLVM
Hexagon
TD
next_suggestion
DSP
619,056
[ "let", "InputType", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
AArch64
CPP
code_generation
CPU
619,057
[ "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "C...
[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]
GCC
aarch64
CPP
next_suggestion
CPU
619,058
[ "rtx", "x1", "=", "gen_reg_rtx", "(", "mode", ")", ";" ]
[ "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "{", "gcc_assert", "(", "!", "recp", ")", ";", "return", "false", ";", "}", "machine_mode", "mmsk", "=", "mode_for_vector", "(", "int_mode_for_mode", "(", "GET_MODE_INNER", "(", "mode", ")...
LLVM
XCore
CPP
next_suggestion
MPU
619,059
[ "}" ]
[ "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "it", "->", "getFrameIdx", "(", ")", ",", "RC", ",", "T...
LLVM
AArch64
CPP
next_suggestion
CPU
619,060
[ "InVals", ".", "push_back", "(", "ArgValue", ")", ";" ]
[ "else", "if", "(", "RegVT", "==", "MVT", "::", "f32", ")", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f64", "||", "RegVT", ".", "is64BitVector", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", ...
GCC
rs6000
MD
stmt_completion
CPU
619,061
[ ")", "]" ]
[ "(", "match_operand", ":", "VI2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_PREDICATE", ")", ")", "(", "set", "(", "match_operand", ":", "VI2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "VI2", "(", "match_dup", "<NUM_LIT...
LLVM
Hexagon
TD
stmt_completion
DSP
619,062
[ "<NUM_LIT>", ";" ]
[ "def", "C4_addipc", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_a813cf9a", ",", "TypeCR", ">", ",", "Enc_607661", "{", "let", "Inst", "{", "<NUM_LIT>",...
LLVM
Z80
CPP
next_suggestion
MPU
619,063
[ "}" ]
[ "int", "getRegSaveFrameIndex", "(", ")", "const", "{", "return", "RegSaveFrameIndex", ";" ]
GCC
pa
MD
next_suggestion
CPU
619,064
[ "}", ")" ]
[ "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_SYNC_LIBCALL", ")", ...
LLVM
X86
CPP
stmt_completion
CPU
619,065
[ ")", "RepeatedLoads", "[", "i", "%", "SubElems", "]", "=", "Elt", ";" ]
[ "if", "(", "FirstLoadedElt", "==", "<NUM_LIT>", "&&", "(", "NumLoadedElts", "==", "(", "int", ")", "NumElems", "||", "IsDereferenceable", ")", "&&", "(", "IsConsecutiveLoad", "||", "IsConsecutiveLoadWithZeros", ")", ")", "{", "if", "(", "IsAfterLegalize", "&&", ...
LLVM
ARM
CPP
code_generation
CPU
619,066
[ "const", "RegisterBank", "&", "ARMRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "using", "namespace", "ARM", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case...
[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]
LLVM
AVR
CPP
next_suggestion
MPU
619,067
[ "return", "true", ";" ]
[ "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "("...
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
619,068
[ "}" ]
[ "CASE", "(", "ExecutionMode", ",", "Invocations", ")", "CASE", "(", "ExecutionMode", ",", "SpacingEqual", ")", "CASE", "(", "ExecutionMode", ",", "SpacingFractionalEven", ")", "CASE", "(", "ExecutionMode", ",", "SpacingFractionalOdd", ")", "CASE", "(", "ExecutionM...
LLVM
AArch64
CPP
code_generation
CPU
619,069
[ "int", "AArch64TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "...
[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]
GCC
i386
CPP
stmt_completion
CPU
619,070
[ ",", "(", "_", "_", "v2di", ")", "_", "_", "B", ",", "_", "_", "P", ")", ";" ]
[ "return", "_", "_", "builtin_ia32_encodekey256_u32", "(", "_", "_", "I", ",", "(", "_", "_", "v2di", ")", "_", "_", "A" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,071
[ "let", "isExtended", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "Absolute", ";", "...
LLVM
Hexagon
TD
stmt_completion
DSP
619,072
[ ";" ]
[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExt...
GCC
ia64
CPP
stmt_completion
CPU
619,073
[ "wmode", ")", ";" ]
[ "unpack_l", "=", "gen_unpack1_l", ";", "unpack_h", "=", "gen_unpack1_h", ";", "plus", "=", "gen_addv4hi3", ";", "break", ";", "case", "V4HImode", ":", "unpack_l", "=", "gen_unpack2_l", ";", "unpack_h", "=", "gen_unpack2_h", ";", "plus", "=", "gen_addv2si3", ";...
GCC
i386
CPP
stmt_completion
CPU
619,074
[ ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_cvt_roundepu64_ps", "(", "_", "_", "mmask8", "_", ...
GCC
aarch64
MD
next_suggestion
CPU
619,075
[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "(", "compare", ":", "CC", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus",...
LLVM
Hexagon
TD
next_suggestion
DSP
619,076
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rxx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rxx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
s390
MD
stmt_completion
MPU
619,077
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "d0", "[", "(", "DI", "<STR_LIT>", ")", "(", "SI" ]
GCC
pa
CPP
program_repair
CPU
619,078
[ "<FIXS>", "pa_output_mod_insn", "(", "int", "unsignedp", ",", "rtx", "insn", ")", "<FIXE>", "<FIXS>", "return", "pa_output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", "$$remU", "<STR_LIT>", ")", ")", ";", "<FIXE>", "...
[ "const", "char", "*", "<BUGS>", "output_mod_insn", "(", "int", "unsignedp", ",", "rtx", "insn", ")", "<BUGE>", "{", "if", "(", "unsignedp", ")", "{", "import_milli", "(", "remU", ")", ";", "<BUGS>", "return", "output_millicode_call", "(", "insn", ",", "gen...
GCC
sh
CPP
stmt_completion
CPU
619,079
[ ")", "=", "<NUM_LIT>", ";" ]
[ "sp_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "STACK_POINTER_REGNUM", ")", ";", "reg", "=", "copy_rtx", "(", "GET_CODE", "(", "PATTERN", "(", "x", ")", ")", "==", "PARALLEL", "?", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "x", ")", ",", "<NU...
GCC
i386
CPP
stmt_completion
CPU
619,080
[ "_", "C", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_vcvttph2dq512_mask_round", "(", "_", "_", "B", ",", "(", "_", "_", "v16si", ")", "_", "mm512_setzero_si512", "(", ")", ",", "_", "_", "A", ",", "_" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
619,081
[ "unsigned", "VersionMajor", ")", "{" ]
[ "unsigned", "getLgkmcntBitShift", "(" ]
LLVM
ARM
TD
next_suggestion
CPU
619,082
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>"...
GCC
visium
MD
stmt_completion
Virtual ISA
619,083
[ "match_dup", "<NUM_LIT>", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,084
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst",...
GCC
i386
CPP
stmt_completion
CPU
619,085
[ "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtepu64_pd", "(", "_", "_", "m256d", "_", "_", ...
LLVM
ARM
CPP
stmt_completion
CPU
619,086
[ ",", "OutContext", ")", ";" ]
[ "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "<STR_LIT>", "unrecognized constant pool value", "<STR_LIT>", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "A...
LLVM
ARM
TD
stmt_completion
CPU
619,087
[ ",", "SDTARMVSHX", ">", ";" ]
[ "def", "NEONvrshrn", ":", "SDNode", "<", "<STR_LIT>" ]
GCC
m68k
CPP
next_suggestion
MPU
619,088
[ "return", "(", "a", "!=", "NULL_TREE", ")", ";" ]
[ "static", "bool", "m68k_interrupt_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "a", "=", "lookup_attribute", "(", "<STR_LIT>", "interrupt_handler", ...
LLVM
PowerPC
CPP
stmt_completion
CPU
619,089
[ "Register unexpected when paired memops are disabled.", "<STR_LIT>", ")", ";" ]
[ "OpcodeIndex", "=", "SOK_VSXVectorSpill", ";", "}", "else", "if", "(", "PPC", "::", "VSFRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VectorFloat8Spill", ";", "}", "else", "if", "(", "PPC", "::", "VSSRCRegClass", ".", ...
LLVM
Sparc
CPP
next_suggestion
CPU
619,090
[ "return", "createSparcELFObjectWriter", "(", "OS", ",", "is64Bit", "(", ")", ",", "OSABI", ")", ";" ]
[ "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
619,091
[ "InstrItinClass", ";" ]
[ "def", "II_DMULTU", ":" ]
LLVM
ARM
CPP
code_generation
CPU
619,092
[ "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", ...
[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]
LLVM
X86
CPP
next_suggestion
CPU
619,093
[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ";" ]
[ "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "&&", "IdxVal", ">=", "NumEltsIn128", "&&", "(", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "EltSizeInBits", "!=", "<NUM_LIT>", ")", "||", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", ...
LLVM
WDC65816
CPP
code_generation
MPU
619,094
[ "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", "MBB", ...
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
GCC
arm
MD
stmt_completion
CPU
619,095
[ ")" ]
[ "(", "define_int_iterator", "CRYPTO_AES", "[", "UNSPEC_AESD", "UNSPEC_AESE", "]" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,096
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Gd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Gd32", ";" ]
GCC
nios2
MD
stmt_completion
MPU
619,097
[ "]", ")" ]
[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI",...
LLVM
Hexagon
TD
stmt_completion
DSP
619,098
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]
LLVM
Mips
TD
next_suggestion
CPU
619,099
[ "}" ]
[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]