Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Hexagon
TD
next_suggestion
DSP
619,600
[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
VE
TD
stmt_completion
CPU
619,601
[ ",", "ULO7", ">", "{", "let", "ParserMatchClass", "=", "UImm4AsmOperand", ";" ]
[ "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "}", "]" ]
GCC
aarch64
CPP
next_suggestion
CPU
619,602
[ "return", "ret", ";" ]
[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld3rv2sf", "(", "(", "const", "_", "_", "builtin_aarch64_simd_sf", "*", ")", "_", "_", "a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x2_t", ")", "_", "_", "builtin_aarch64_get_...
LLVM
SystemZ
TD
next_suggestion
CPU
619,603
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "...
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
619,604
[ "const", "auto", "value", "=", "attribute", ".", "getValueAsString", "(", ")", ";" ]
[ "static", "<STR_LIT>", "::", "<STR_LIT>", "::", "ExecutionModel", "getExecutionModel", "(", "const", "SPIRVSubtarget", "&", "STI", ",", "const", "Function", "&", "F", ")", "{", "if", "(", "STI", ".", "isOpenCLEnv", "(", ")", ")", "return", "<STR_LIT>", "::",...
LLVM
Hexagon
TD
next_suggestion
DSP
619,605
[ "}" ]
[ "class", "T_VectALU_64", "<", "string", "opc", ",", "bits", "<", "<NUM_LIT>", ">", "majOp", ",", "bits", "<", "<NUM_LIT>", ">", "minOp", ",", "bit", "isSat", ",", "bit", "isRnd", ",", "bit", "isCrnd", ",", "bit", "SwapOps", ">", ":", "ALU64_rr", "<", ...
GCC
aarch64
MD
next_suggestion
CPU
619,606
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_operand", ":", "CI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DX", "[", "(", "const_int", "...
LLVM
R600
CPP
next_suggestion
GPU
619,607
[ "case", "AMDGPU", "::", "V_MOV_B32_e32", ":" ]
[ "default", ":", "return", "AMDGPUInstrInfo", "::", "isTriviallyReMaterializable", "(", "MI", ",", "AA", ")", ";", "case", "AMDGPU", "::", "S_MOV_B32", ":", "case", "AMDGPU", "::", "S_MOV_B64", ":" ]
LLVM
X86
CPP
stmt_completion
CPU
619,608
[ "(", "MI", ")", ";" ]
[ "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetR...
GCC
frv
MD
stmt_completion
VLIW
619,609
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
AArch64
CPP
next_suggestion
CPU
619,610
[ "case", "ISD", "::", "XOR", ":" ]
[ "case", "ISD", "::", "FP_ROUND", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_EXTEND", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "Lowe...
LLVM
Mips
CPP
stmt_completion
CPU
619,611
[ "Offset", "<<", "<NUM_LIT>", ")", ")", ";" ]
[ "case", "Mips", "::", "LBU16_MM", ":", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "<NUM_LIT>", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createIm...
GCC
i386
CPP
program_repair
CPU
619,612
[ "<FIXS>", "scalar_int_mode", "imode", "=", "int_mode_for_mode", "(", "mode", ")", ".", "require", "(", ")", ";", "<FIXE>" ]
[ "if", "(", "GET_CODE", "(", "operand", ")", "==", "CONST_VECTOR", ")", "{", "<BUGS>", "machine_mode", "imode", "=", "int_mode_for_mode", "(", "mode", ")", ";", "<BUGE>" ]
LLVM
MBlaze
TD
stmt_completion
MPU
619,613
[ ">", ";" ]
[ "def", "HasMul", ":", "Predicate", "<", "<STR_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
619,614
[ ")", ")", "]", ">", ";" ]
[ "def", "LDURBBi", ":", "LoadUnscaled", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "GPR32", ",", "am_unscaled8", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR32", ":", "$", "Rt", ",", "(", "zextloadi8", "am_unscaled8", ":", "$", "addr" ]
LLVM
ARM64
TD
stmt_completion
CPU
619,615
[ ">", ";" ]
[ "def", "CLREX", ":", "CRmSystemI", "<", "imm0_15", ",", "<NUM_LIT>", ",", "<STR_LIT>" ]
GCC
sh
CPP
next_suggestion
CPU
619,616
[ "std", "::", "string", "offset_str", "=", "tokens", "[", "i", "]", ".", "substr", "(", "strlen", "(", "<STR_LIT>", "gbr-offset=", "<STR_LIT>", ")", ")", ";" ]
[ "const", "char", "*", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "<STR_LIT>", "NONE", "<STR_LIT>", ";", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
619,617
[ "(", ")", ";" ]
[ "if", "(", "Src1", "->", "isImm", "(", ")", "&&", "isKImmOperand", "(", "TII", ",", "*", "Src1", ")", ")", "{", "unsigned", "Opc", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ADD_I32", ")", "?", "AMDGPU", "::", "S_ADDK_I32"...
GCC
s390
MD
next_suggestion
MPU
619,618
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CCVEQ", "CC_REGNUM", ")", "(", "compare", ":", "CCVEQ", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR...
LLVM
AMDGPU
CPP
next_suggestion
GPU
619,619
[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "SDLoc", "(", "Chain", ")", ",", "MVT", "::", "Other", ",", "ArgChains", ")", ";" ]
[ "InLastByte", "+=", "MFI", ".", "getObjectSize", "(", "FI", "->", "getIndex", "(", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "InFirstByte", "<=", "FirstByte", "&&", "FirstByte", "<=", "InLastByte", ")", "||", "(", "FirstByte", "<=", "InFirstByte", ...
GCC
c6x
MD
next_suggestion
VLIW
619,620
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
TriCore
CPP
code_generation
MPU
619,621
[ "SDValue", "TriCoreTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc",...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]
GCC
i386
CPP
next_suggestion
CPU
619,622
[ "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "SSE_REGNO_P", "(", "regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "true", ")", ")", "nregs", "++", ";" ]
[ "int", "nregs", "=", "<NUM_LIT>", ";", "int", "regno", ";", "if", "(", "!", "TARGET_64BIT_MS_ABI", ")", "return", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,623
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let...
GCC
avr
CPP
program_repair
MPU
619,624
[ "<FIXS>", "rtx", "op", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "rtx", "op", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]
[ "}", "else", "if", "(", "code", "==", "'", "E", "'", "||", "code", "==", "'", "F", "'", ")", "{", "<BUGS>", "rtx", "op", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", "...
LLVM
Hexagon
CPP
stmt_completion
DSP
619,625
[ "->", "getParent", "(", ")", ",", "L", ",", "LoopFeederPhi", ")", ")", "return", "true", ";" ]
[ "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "n", "=", "Phi", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "isLoopFeeder", "(", "L", ",", "MBB", ",", "Phi", ",", "&", "(", "Phi", "->", "...
GCC
aarch64
MD
program_repair
CPU
619,626
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_I", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":...
[ ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_FULL_I", "<BUGE>", "[", "(", "unspec", ":", "VPRED", ">", "[", "(", "match_operand"...
LLVM
Hexagon
TD
next_suggestion
DSP
619,627
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,628
[ "let", "Uses", "=", "[", "P1", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
X86
CPP
program_repair
CPU
619,629
[ "<FIXS>", "getTargetShuffleInputs", "(", "Op", ",", "ShuffleOps", ",", "ShuffleMask", ",", "DAG", ",", "Depth", ")", ")", "{", "<FIXE>" ]
[ "SmallVector", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "SmallVector", "SDValue", ",", "<NUM_LIT>", ">", "ShuffleOps", ";", "if", "(", "VT", ".", "isSimple", "(", ")", "&&", "VT", ".", "isVector", "(", ")", "&&", "<BUGS>", "resolveTargetShuffleInput...
GCC
i386
CPP
next_suggestion
CPU
619,630
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtt_roundps_epi32", "(", "_", "_", "m512i", "_", ...
LLVM
X86
CPP
stmt_completion
CPU
619,631
[ "MatchingInlineAsm", ")", ";" ]
[ "else", "if", "(", "ForcedVEXEncoding", "==", "VEXEncoding_VEX2", ")", "Prefixes", "|=", "X86", "::", "IP_USE_VEX2", ";", "else", "if", "(", "ForcedVEXEncoding", "==", "VEXEncoding_VEX3", ")", "Prefixes", "|=", "X86", "::", "IP_USE_VEX3", ";", "else", "if", "(...
LLVM
Mips
CPP
next_suggestion
CPU
619,632
[ "SaveCount", "=", "<NUM_LIT>", ";" ]
[ "static", "bool", "RecurseGuard", "=", "false", ";", "if", "(", "Out", ".", "hasRawTextSupport", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "RecurseGuard", ")", "return", "false", ";", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", ...
LLVM
Cpu0
CPP
stmt_completion
CPU
619,633
[ ")", ";" ]
[ "const", "Cpu0InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Cpu0InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", ...
LLVM
LC3
CPP
stmt_completion
CPU
619,634
[ ",", "StringRef", "CPU", ",", "const", "TargetOptions", "&", "Options", ")", "{" ]
[ "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT" ]
LLVM
VE
CPP
stmt_completion
CPU
619,635
[ "{", "return", "<NUM_LIT>", ";", "}" ]
[ "unsigned", "getRsaSize", "(", ")", "const" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
619,636
[ "}" ]
[ "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
GCC
c6x
MD
next_suggestion
VLIW
619,637
[ "return", "<STR_LIT>" ]
[ "<STR_LIT>", "{", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "TARGET_LDDW", ")", "return", "<STR_LIT>", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "TARGET_STDW", ")", "return", "<STR_LIT>", ...
GCC
mips
MD
stmt_completion
CPU
619,638
[ "<STR_LIT>", ")", ")", ")", ")", "]" ]
[ "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
619,639
[ "EncoderMethod", "=", "<STR_LIT>", ";" ]
[ "def", "Imm0_7Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_15Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_31Operand", ":", "AsmOperandClass", "{", "let", "Name"...
LLVM
Hexagon
TD
next_suggestion
DSP
619,640
[ "let", "Defs", "=", "[", "PC", "]", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT...
LLVM
X86
CPP
program_repair
CPU
619,641
[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/TargetSchedule.h", "<STR_LIT>", "<FIXE>" ]
[ "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunctionPass.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/Passes.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/CodeGe...
LLVM
AArch64
TD
next_suggestion
CPU
619,642
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "v2i32_indexed", ":", "BaseSIMDIndexedTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ","...
LLVM
Hexagon
CPP
stmt_completion
DSP
619,643
[ "::", "NoRegister", ";" ]
[ "s", ".", "ShuffleError", "=", "HexagonShuffler", "::", "SHUFFLE_SUCCESS", ";", "s", ".", "Register", "=", "Hexagon" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,644
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ...
LLVM
MSP430
CPP
next_suggestion
MPU
619,645
[ "}" ]
[ "assert", "(", "Kind", "==", "k_Imm", "&&", "<STR_LIT>", "Unexpected operand kind", "<STR_LIT>", ")", ";", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "addExprOperand", "(", "Inst", ",", "Imm", ...
LLVM
ARM
CPP
stmt_completion
CPU
619,646
[ "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";" ]
[ "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(...
LLVM
Hexagon
CPP
next_suggestion
DSP
619,647
[ "PV", ".", "Left", "=", "false", ";" ]
[ "}", "else", "return", "false", ";", "Value", "*", "X", "=", "nullptr", ";", "if", "(", "!", "match", "(", "C", ",", "m_And", "(", "m_Value", "(", "X", ")", ",", "m_One", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "R", "="...
GCC
i386
MD
program_repair
CPU
619,648
[ "<FIXS>", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]
[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,649
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vaddubs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", ...
GCC
arm
CPP
code_generation
CPU
619,650
[ "static", "rtx", "arm_expand_ternop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg1", "=", "CA...
[ "Function", "to", "expand", "ternary", "builtins", "." ]
LLVM
AArch64
TD
stmt_completion
CPU
619,651
[ ">", ";" ]
[ "def", "am_sve_fi", ":", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,652
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LI...
LLVM
SystemZ
TD
next_suggestion
CPU
619,653
[ "bits", "<", "<NUM_LIT>", ">", "XBD2", ";" ]
[ "class", "InstRXb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ...
LLVM
DirectX
CPP
next_suggestion
Virtual ISA
619,654
[ "Orig", "->", "replaceAllUsesWith", "(", "Result", ")", ";" ]
[ "Builder", ".", "SetInsertPoint", "(", "Orig", ")", ";", "auto", "*", "V", "=", "Builder", ".", "CreateFSub", "(", "Y", ",", "X", ")", ";", "V", "=", "Builder", ".", "CreateFMul", "(", "S", ",", "V", ")", ";", "auto", "*", "Result", "=", "Builder...
LLVM
X86
CPP
stmt_completion
CPU
619,655
[ ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "...
GCC
i386
CPP
stmt_completion
CPU
619,656
[ "_", "_", "v16hi", ")", "_", "_", "B", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pminsw256", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(" ]
LLVM
X86
CPP
stmt_completion
CPU
619,657
[ "false", ",", "true", ",", "NULL", ",", "<NUM_LIT>", ",", "NULL", ",", "<NUM_LIT>", ")", ";" ]
[ "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "ISD", "::", "ArgFlagsTy", "Flags", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{", "SDValue", "SizeNode", "=", "D...
GCC
mips
CPP
stmt_completion
CPU
619,658
[ ",", "true", ")", ";" ]
[ "rtx", "op0", ",", "op1", ";", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mips_emit_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
619,659
[ "switch", "(", "getAddrMode", "(", "MI", ")", ")", "{" ]
[ "short", "NonExtOpcode", "=", "Hexagon", "::", "getRegForm", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NonExtOpcode", ">=", "<NUM_LIT>", ")", "return", "NonExtOpcode", ";", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "mayLoad", "...
GCC
rs6000
CPP
stmt_completion
CPU
619,660
[ "(", "void", "*", ")", "a2", ")", ";" ]
[ "inline", "vector", "signed", "int", "vec_lde", "(", "int", "a1", ",", "signed", "int", "*", "a2", ")", "{", "return", "(", "vector", "signed", "int", ")", "_", "_", "builtin_altivec_lvewx", "(", "a1", "," ]
LLVM
Mips
CPP
stmt_completion
CPU
619,661
[ ")", ";" ]
[ "return", "Op", ".", "isReg", "(", ")", "&&", "MIInSlot", ".", "readsRegister", "(", "Op", ".", "getReg", "(", ")", ",", "nullptr", ")", ";", "}" ]
GCC
i386
CPP
next_suggestion
CPU
619,662
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_cvtxph_ps", "(", "_", "_", "mmask8", "_", "_", "A",...
GCC
xtensa
MD
next_suggestion
MPU
619,663
[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
[ "return", "<STR_LIT>", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
LLVM
Mips
CPP
next_suggestion
CPU
619,664
[ "return", "false", ";" ]
[ "if", "(", "selectAddrFrameIndex", "(", "Addr", ",", "Base", ",", "Offset", ")", ")", "return", "true", ";", "if", "(", "selectAddrFrameIndexOffset", "(", "Addr", ",", "Base", ",", "Offset", ",", "<NUM_LIT>", ")", ")", "return", "true", ";" ]
LLVM
CSKY
TD
stmt_completion
CPU
619,665
[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "def", "uimm7_3", ":", "uimm", "<" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
619,666
[ "NewMIs", ".", "back", "(", ")", "->", "addMemOperand", "(", "MF", ",", "MMO", ")", ";" ]
[ "if", "(", "StoreRegToStackSlot", "(", "MF", ",", "SrcReg", ",", "isKill", ",", "FrameIdx", ",", "RC", ",", "NewMIs", ")", ")", "{", "PPCFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "FuncInfo", ...
LLVM
PowerPC
TD
next_suggestion
CPU
619,667
[ "}" ]
[ "dag", "A1U", "=", "(", "i32", "(", "PPCmfvsr", "(", "f64", "(", "PPCfctiwuz", "(", "f64", "(", "extractelt", "v2f64", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", ";", "dag", "B0U", "=", "(", "i32", "(", "PPCmfvsr", "(", "f64...
GCC
arm
MD
next_suggestion
CPU
619,668
[ "<STR_LIT>", ")" ]
[ "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
619,669
[ ",", "GISDNodeXFormEquiv", "<", "fpimm32XForm", ">", ";" ]
[ "def", "gi_fpimm32", ":", "GICustomOperandRenderer", "<", "<STR_LIT>", ">" ]
LLVM
ARM
CPP
stmt_completion
CPU
619,670
[ ")", "const", "{" ]
[ "unsigned", "char", "getPCAdjustment", "(" ]
GCC
i386
CPP
stmt_completion
CPU
619,671
[ "v8sf", ")", "_", "mm256_avx512_setzero_ps", "(", ")", ",", "_", "_", "M", ")", ";" ]
[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_broadcastf32x4_256_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_" ]
LLVM
AVR
CPP
next_suggestion
MPU
619,672
[ "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "+", "'", ";" ]
[ "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_...
LLVM
Hexagon
TD
next_suggestion
DSP
619,673
[ "}" ]
[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>",...
GCC
sh
CPP
next_suggestion
CPU
619,674
[ "if", "(", "value", "==", "<NUM_LIT>", ")", "{" ]
[ "void", "gen_shifty_hi_op", "(", "int", "code", ",", "rtx", "*", "operands", ")", "{", "int", "value", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "max", ",", "i", ";", "void", "(", "*", "gen_fun", ")", "(", "int", ",", ...
LLVM
SystemZ
TD
next_suggestion
CPU
619,675
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", ...
GCC
spu
MD
next_suggestion
MPU
619,676
[ "if", "(", "!", "call_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "QImode", ")", ")" ]
[ "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{" ]
LLVM
ARM
TD
next_suggestion
CPU
619,677
[ "return", "v", "=", "=", "<NUM_LIT>", "|", "|", "v", "=", "=", "<NUM_LIT>", "|", "|", "v", "=", "=", "<NUM_LIT>", ";", "}", "]", ",", "rot_imm_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
[ "def", "rot_imm", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "i32", "imm", ")", ",", "[", "{", "int32_t", "v", "=", "N", "-", ">", "getZExtValue", "(", ")", ";" ]
LLVM
AMDGPU
CPP
program_repair
GPU
619,678
[ "<FIXS>", "let", "isBarrier", "=", "<NUM_LIT>", "in", "{", "defm", "S_BRANCH", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "[", "(", "br", "bb", ":", "$", "simm16", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "defm", "S_CBRANCH_SCC0", ":", "SOP...
[ "}", "let", "isBranch", "=", "<NUM_LIT>", ",", "SchedRW", "=", "[", "WriteBranch", "]", "in", "{", "<BUGS>", "def", "S_BRANCH", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s...
LLVM
CSKY
CPP
stmt_completion
CPU
619,679
[ ")", "const", "{" ]
[ "bool", "hasFPUv3", "(" ]
LLVM
M68k
CPP
stmt_completion
MPU
619,680
[ "(", ")", ";" ]
[ "case", "'", "P", "'", ":", "{", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "C", ")", "return", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "switch", "(", "Const...
GCC
i386
MD
next_suggestion
CPU
619,681
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "vec_duplicate", ":", "V4SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "lowpart_subreg", "(", "V4SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>"...
LLVM
Hexagon
TD
stmt_completion
DSP
619,682
[ "<NUM_LIT>", ";" ]
[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Ins...
LLVM
Hexagon
TD
stmt_completion
DSP
619,683
[ "=", "<STR_LIT>", ";" ]
[ "def", "L2_loadbsw2_pci", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_1Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ",...
GCC
microblaze
CPP
stmt_completion
MPU
619,684
[ "<NUM_LIT>", ";" ]
[ "case", "E_BLKmode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words", "+=", "(", "(", "int_size_in_bytes", "(", "arg", ".", "type", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ";", "break...
LLVM
ARM
CPP
next_suggestion
CPU
619,685
[ "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{" ]
[ "static", "SDValue", "AddCombineToVPADDL", "(", "SDNode", "*", "N", ",", "SDValue", "N0", ",", "SDValue", "N1", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "ARMSubtarget", "*", "Subtarget", ")", "{", "if", "(", "DCI", ".", "is...
LLVM
AArch64
TD
next_suggestion
CPU
619,686
[ "}" ]
[ "let", "ParserMatchClass", "=", "CondCode", ";", "let", "MCOperandPredicate", "=", "[", "{", "return", "MCOp", ".", "isImm", "(", ")", "&", "&", "MCOp", ".", "getImm", "(", ")", "!", "=", "AArch64CC", ":", ":", "AL", "&", "&", "MCOp", ".", "getImm", ...
GCC
i386
CPP
stmt_completion
CPU
619,687
[ "v4si", ")", "_", "mm_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpconflictsi_128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_" ]
LLVM
Mips
CPP
stmt_completion
CPU
619,688
[ ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "TGA", ")", ";" ]
[ "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "TGALo", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "...
LLVM
SystemZ
CPP
next_suggestion
CPU
619,689
[ "unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";" ]
[ "EncodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "uint64_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ")", ";", "uns...
LLVM
Sparc
TD
stmt_completion
CPU
619,690
[ ",", "[", "]", ",", "[", "]", ">", ";" ]
[ "def", "HI22_not", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "~", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "...
LLVM
Hexagon
TD
next_suggestion
DSP
619,691
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "Rz", ";", "bit", "Mu", ";", "let", "hasNewValue", "=", "!", "if", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "RC", ")", ",", "<STR_LIT>", ")", ",", "<NUM...
GCC
sh
MD
next_suggestion
CPU
619,692
[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "QIHISIDI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QIHISIDI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
619,693
[ "}" ]
[ "std", "::", "unique_ptr", "<", "CSEConfigBase", ">", "ARMPassConfig", "::", "getCSEConfig", "(", ")", "const", "{", "return", "getStandardCSEConfigForOpt", "(", "TM", "->", "getOptLevel", "(", ")", ")", ";" ]
LLVM
AMDGPU
TD
stmt_completion
GPU
619,694
[ "=", "tfe", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "offen", ";", "bits", "<", "<NUM_LIT>", ">", "idxen", ";", "bits", "<", "<NUM_LIT>", ">", "glc", ";", "bits", "<", "<NUM_LIT>", ">", "lds", ";", "bits", "<", "<NUM_LIT>", ">", "vaddr", ";", "bits", "<", "<NUM_LIT>", ">"...
GCC
i386
CPP
next_suggestion
CPU
619,695
[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "call_abi", "==", "MS_ABI", "?", "X86_64_MS_REGPARM_MAX", ":", "X86_64_REGPARM_MAX", ")", ";", "i", "++", ")", "if", "(", "regno", "==", "parm_regs", "[", "i", "]", ")", "return", "true", ";" ]
[ "if", "(", "call_abi", "==", "SYSV_ABI", "&&", "regno", "==", "AX_REG", ")", "return", "true", ";", "if", "(", "call_abi", "==", "MS_ABI", ")", "parm_regs", "=", "x86_64_ms_abi_int_parameter_registers", ";", "else", "parm_regs", "=", "x86_64_int_parameter_register...
LLVM
SystemZ
CPP
next_suggestion
CPU
619,696
[ "case", "ISD", "::", "SRA", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineMERGE", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "combineSTORE", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", ...
LLVM
AArch64
TD
stmt_completion
CPU
619,697
[ "SDTBinaryArithWithFlagsInOut", ">", ";" ]
[ "def", "AArch64sbc_flag", ":", "SDNode", "<", "<STR_LIT>", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,698
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ...
LLVM
AMDGPU
TD
program_repair
GPU
619,699
[ "<FIXS>", "(", "ins", "VGPR_32", ":", "$", "addr", ",", "data_op", ":", "$", "data0", ",", "Offset", ":", "$", "offset", ")", ",", "<FIXE>" ]
[ "RegisterOperand", "data_op", "=", "getLdStRegisterOperand", "VGPR_32", ">", ".", "ret", ">", ":", "DS_Pseudo", "opName", ",", "(", "outs", "data_op", ":", "$", "vdst", ")", ",", "<BUGS>", "(", "ins", "VGPR_32", ":", "$", "addr", ",", "data_op", ":", "$"...