Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM
CPP
next_suggestion
CPU
621,500
[ "}" ]
[ "static", "SDValue", "PerformVMOVRRDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "ARMSubtarget", "*", "Subtarget", ")", "{", "SDValue", "InDouble", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ...
LLVM
Hexagon
TD
next_suggestion
DSP
621,501
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", ...
GCC
ia64
MD
next_suggestion
CPU
621,502
[ "<STR_LIT>" ]
[ "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "DI", "(", "ne", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match...
GCC
i386
MD
program_repair
CPU
621,503
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]
[ "output_asm_insn", "(", "buf", ",", "operands", ")", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set"...
GCC
aarch64
MD
next_suggestion
CPU
621,504
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "unspec", ":", "VSTRUCT_3QD", "[", "(", "match_operand", ":", "VSTRUCT_3QD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LD1", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
XCore
CPP
next_suggestion
MPU
621,505
[ "}" ]
[ "XCoreSubtarget", "::", "XCoreSubtarget", "(", "const", "TargetMachine", "&", "TM", ",", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "IsXS1A", "(", "false", ")", ",", "IsXS1B", "(", "false", ")", "{", "std", ...
GCC
i386
MD
next_suggestion
CPU
621,506
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
Mips
CPP
next_suggestion
CPU
621,507
[ "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "BB", ")", ";" ]
[ "SLTu", "=", "Mips", "::", "SLTu_MM", ";", "OR", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "OR_MMR6", ":", "Mips", "::", "OR_MM", ";", "MOVN", "=", "Mips", "::", "MOVN_I_MM", ";", "MOVZ", "=", "Mips", "::", "MOVZ_I_MM", ";", "SE...
GCC
s390
MD
stmt_completion
MPU
621,508
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "intcmpcc", "(", "match_operand", ":", "VI_HW" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
621,509
[ "}" ]
[ "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MaxReach", ")", ")", "{", "RS", "->", "addScavengingFrameIndex", "(", "MFFrame", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ")", ";", "RS", "->", "addScavengingFr...
LLVM
R600
CPP
stmt_completion
GPU
621,510
[ "{" ]
[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";", "case", "IS...
LLVM
Hexagon
TD
stmt_completion
DSP
621,511
[ ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "Enc_a56825", "{" ]
[ "def", "A2_xorp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32" ]
LLVM
R600
TD
program_repair
GPU
621,512
[ "<FIXS>", "i32", ":", "$", "src0_modifiers", ",", "i1", ":", "$", "clamp", ",", "i32", ":", "$", "omod", ")", ")", ")", ")", "]", ",", "<FIXE>" ]
[ "P", ".", "Ins64", ",", "P", ".", "Asm64", ",", "!", "if", "(", "P", ".", "HasModifiers", ",", "[", "(", "set", "P", ".", "DstVT", ":", "$", "dst", ",", "(", "node", "(", "P", ".", "Src0VT", "(", "VOP3Mods0", "P", ".", "Src0VT", ":", "$", "...
GCC
h8300
MD
next_suggestion
MPU
621,513
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "cc0", ")", "(", "compare", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
i386
CPP
program_repair
CPU
621,514
[ "<FIXS>", "return", "TARGET_AVX", "&&", "TARGET_VZEROUPPER", ";", "<FIXE>" ]
[ "static", "boolgate_insert_vzeroupper", "(", "void", ")", "{", "<BUGS>", "return", "TARGET_VZEROUPPER", ";", "<BUGE>", "}", "static", "unsigned", "int" ]
LLVM
Mips
CPP
stmt_completion
CPU
621,515
[ "MachineFunctionPass", "(", "ID", ")", "{" ]
[ "MipsDelaySlotFiller", "(", ")", ":" ]
LLVM
ARM
CPP
next_suggestion
CPU
621,516
[ "}" ]
[ "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", ...
GCC
ia64
MD
next_suggestion
CPU
621,517
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
621,518
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_addh_h16_sat_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc...
GCC
sh
MD
program_repair
CPU
621,519
[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", ...
LLVM
Hexagon
TD
stmt_completion
DSP
621,520
[ "<NUM_LIT>", ";" ]
[ "def", "A2_vsubhs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "...
GCC
arm
MD
stmt_completion
CPU
621,521
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
621,522
[ "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "S_00B02C_EXTRA_LDS_SIZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ";" ]
[ "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "ES_SCRATCH_SIZE", ";", "break", ";", "case", "CallingConv", "::", "AMDGPU_HS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "HS_SCRATCH_SIZE", ";", "break", ";", "case", "CallingConv", "::", "AMDGP...
LLVM
Sparc
CPP
next_suggestion
CPU
621,523
[ "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";" ]
[ "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTail...
LLVM
SystemZ
TD
next_suggestion
CPU
621,524
[ "}" ]
[ "class", "FixedCondBranchRI", "<", "CondVariant", "V", ",", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", "=", "null_frag", ">", ":", "InstRIc", "<", "opcode", ",", "(", "outs", ")", ",", "(", "in...
LLVM
LoongArch
TD
program_repair
CPU
621,525
[ "<FIXS>", "def", ":", "Pat", "(", "fneg", "(", "fma", "FPR32", ":", "$", "fj", ",", "FPR32", ":", "$", "fk", ",", "(", "fneg", "FPR32", ":", "$", "fa", ")", ")", ")", ",", "(", "FNMSUB_S", "FPR32", ":", "$", "fj", ",", "FPR32", ":", "$", "f...
[ "def", ":", "Pat", "(", "fma_nsz", "(", "fneg", "FPR32", ":", "$", "fj", ")", ",", "FPR32", ":", "$", "fk", ",", "(", "fneg", "FPR32", ":", "$", "fa", ")", ")", ",", "(", "FNMADD_S", "FPR32", ":", "$", "fj", ",", "FPR32", ":", "$", "fk", ",...
GCC
xtensa
CPP
stmt_completion
MPU
621,526
[ ";" ]
[ "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST", ":", "return", "xtensa_delegitimize_address", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "case", "UNSPEC", ":", "if", "(", "XINT", "(", "op", ",", "<NUM_LIT>", ")", "...
LLVM
BPF
CPP
program_repair
Virtual ISA
621,527
[ "<FIXS>", "if", "(", "!", "STI", ".", "hasLdsx", "(", ")", ")", "{", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MV...
[ "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "<BUGS>", "setLoadExtAction", ...
GCC
rs6000
MD
stmt_completion
CPU
621,528
[ "]", ")" ]
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "exact_log2", "(", "-", "UINTVAL", "(", "operands", "[", "<NUM_LIT>...
LLVM
Hexagon
TD
next_suggestion
DSP
621,529
[ "let", "addrMode", "=", "BaseImmOffset", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC
spu
MD
next_suggestion
MPU
621,530
[ "emit_insn", "(", "gen_iorti3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "t", ",", "sign_mask", ")", ")" ]
[ "emit_insn", "(", "gen_vashrv4si3", "(", "sign_mask_v4si", ",", "op1_v4si", ",", "spu_const", "(", "V4SImode", ",", "<NUM_LIT>", ")", ")", ")", "emit_insn", "(", "gen_fsm_ti", "(", "sign_mask", ",", "sign_mask", ")", ")", "emit_insn", "(", "gen_ashlti3", "(", ...
LLVM
Hexagon
TD
next_suggestion
DSP
621,531
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vuu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", ...
LLVM
ARM
CPP
next_suggestion
CPU
621,532
[ "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";" ]
[ "bool", "IsUpdating", "=", "(", "TID", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ...
LLVM
TPC
CPP
next_suggestion
Virtual ISA
621,533
[ "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "DL", ",", "MemTy", ",", "Result", ",", "V0", ",", "DAG", ".", "getConstant", "(", "I", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]
[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "if", "(", "I", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", "...
LLVM
Hexagon
TD
next_suggestion
DSP
621,534
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_satub", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT...
LLVM
AMDGPU
CPP
program_repair
GPU
621,535
[ "<FIXS>", "Op", "=", "RegEnc", ";", "return", ";", "<FIXE>", "<FIXS>", "Op", "=", "Enc", "|", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "return", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "void", "SIMCCodeEmitter", "::", "getSDWAVopcDstEncoding", "(", "...
[ "if", "(", "AMDGPU", "::", "isSGPR", "(", "AMDGPU", "::", "mc2PseudoReg", "(", "Reg", ")", ",", "&", "MRI", ")", ")", "{", "RegEnc", "|=", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "}", "<BUGS>", "return", "RegEnc", ";", "<BUGE>", "}", "else", "{",...
GCC
i386
MD
next_suggestion
CPU
621,536
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
621,537
[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "tsz8_64", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ...
GCC
ia64
CPP
next_suggestion
CPU
621,538
[ "}" ]
[ "case", "V8QImode", ":", "case", "V4HImode", ":", "case", "V2SImode", ":", "return", "true", ";", "case", "V2SFmode", ":", "return", "true", ";", "default", ":", "return", "false", ";" ]
LLVM
X86
TD
stmt_completion
CPU
621,539
[ ")", ")", ",", "(", "iPTR", "<NUM_LIT>", ")", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ",", "VEX", ",", "VEX_WIG", ";" ]
[ "def", "VMOVHPSmr", ":", "VPSI", "<", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "f64mem", ":", "$", "dst", ",", "VR128", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "f64", "(", "extractelt", ...
LLVM
SystemZ
TD
next_suggestion
CPU
621,540
[ "let", "DisableEncoding", "=", "<STR_LIT>", ";" ]
[ "class", "CondUnaryRSY", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ",", "AddressingMode", "mode", "=", "bdaddr20only"...
GCC
ia64
CPP
program_repair
CPU
621,541
[ "<FIXS>", "<FIXE>", "<FIXS>", "ia64_adjust_cost_2", "(", "rtx", "insn", ",", "int", "dep_type1", ",", "rtx", "dep_insn", ",", "int", "cost", ")", "<FIXE>", "<FIXS>", "if", "(", "dep_type", "!=", "REG_DEP_OUTPUT", ")", "<FIXE>" ]
[ "return", "ret", ";", "}", "<BUGS>", "<BUGE>", "static", "int", "<BUGS>", "ia64_adjust_cost", "(", "rtx", "insn", ",", "rtx", "link", ",", "rtx", "dep_insn", ",", "int", "cost", ")", "<BUGE>", "{", "enum", "attr_itanium_class", "dep_class", ";", "enum", "a...
LLVM
PowerPC
CPP
next_suggestion
CPU
621,542
[ "const", "TargetRegisterClass", "*", "RC", "=", "AssignedReg", "?", "MRI", ".", "getRegClass", "(", "AssignedReg", ")", ":", "nullptr", ";" ]
[ "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "PPCComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ...
LLVM
GBZ80
CPP
next_suggestion
MPU
621,543
[ "if", "(", "NumBytes", ")", "{" ]
[ "const", "GBZ80InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "GBZ80InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "...
GCC
pa
MD
next_suggestion
CPU
621,544
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
621,545
[ "ZPR32", ",", "FPR32", ">", ";" ]
[ "def", "_S", ":", "sve_fp_fast_red", "<", "<NUM_LIT>", ",", "opc", ",", "asm", "," ]
LLVM
MBlaze
CPP
stmt_completion
MPU
621,546
[ "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "r", "'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", ...
LLVM
AArch64
CPP
next_suggestion
CPU
621,547
[ "Changed", "|=", "runOnBasicBlock", "(", "MBB", ")", ";" ]
[ "RCI", ".", "runOnMachineFunction", "(", "F", ")", ";", "for", "(", "auto", "&", "MBB", ":", "F", ")", "{" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
621,548
[ "ExtensionHVXV62", ")", ";" ]
[ "unsigned", "CpuArch", "=", "ArchV5", ";", "for", "(", "unsigned", "F", ":", "{", "ArchV65", ",", "ArchV62", ",", "ArchV60", ",", "ArchV55", ",", "ArchV5", "}", ")", "{", "if", "(", "!", "FB", ".", "test", "(", "F", ")", ")", "continue", ";", "Cp...
LLVM
Hexagon
TD
stmt_completion
DSP
621,549
[ "<NUM_LIT>", ";" ]
[ "def", "A2_sxth", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
621,550
[ "return", "decodeImmZeroOperand", "(", "Inst", ",", "Base", ",", "Address", ",", "Decoder", ")", ";" ]
[ "static", "DecodeStatus", "decodeMemRI34PCRelOperands", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "int64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "uint64_t", "Base", "=", "Imm", ">>", "<NUM_LIT>", ";", "uint64_t", "Disp", ...
LLVM
Hexagon
TD
next_suggestion
DSP
621,551
[ "}" ]
[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let"...
LLVM
M68k
TD
stmt_completion
MPU
621,552
[ ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "MxPCD", ">", ";" ]
[ "def", "MxPCD32", ":", "MxMemOp", "<", "(", "ops", "i16imm", ")", ",", "MxSize32" ]
LLVM
AArch64
TD
next_suggestion
CPU
621,553
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "label", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "page", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "label", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
i386
CPP
stmt_completion
CPU
621,554
[ "XLOGUE_SET_ALIGNED_PLUS_8", ":", "XLOGUE_SET_ALIGNED", ";" ]
[ "else", "if", "(", "frame_pointer_needed", ")", "stub_set", "=", "aligned_plus_8", "?", "XLOGUE_SET_HFP_ALIGNED_PLUS_8", ":", "XLOGUE_SET_HFP_ALIGNED_OR_REALIGN", ";", "else", "stub_set", "=", "aligned_plus_8", "?" ]
LLVM
ARM
TD
stmt_completion
CPU
621,555
[ "<NUM_LIT>", ";" ]
[ "class", "VLD4LN", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "DPR", ":", "$"...
LLVM
Hexagon
TD
next_suggestion
DSP
621,556
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
LLVM
Hexagon
CPP
stmt_completion
DSP
621,557
[ ".", "Core", ")", ")", ";" ]
[ "static", "bool", "lessCore", "(", "const", "HexagonInstr", "&", "A", ",", "const", "HexagonInstr", "&", "B", ")", "{", "return", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "A", ".", "Core", ",", "B" ]
LLVM
ARM64
CPP
stmt_completion
CPU
621,558
[ "<STR_LIT>", ")", ";" ]
[ "return", "false", ";", "}", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "bool", "SuppressSTP", "=", "false", ";", "unsigned", "PrevBaseReg", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!"...
LLVM
AArch64
CPP
next_suggestion
CPU
621,559
[ "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "Is64Bit", "=", "false", ";", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Is64Bit", "=", "true", ";", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "Register", "SrcReg",...
LLVM
X86
CPP
next_suggestion
CPU
621,560
[ "}" ]
[ "assert", "(", "(", "EltVT", "==", "MVT", "::", "f32", "||", "EltVT", "==", "MVT", "::", "f64", ")", "&&", "<STR_LIT>", "Only two types of floating point element types to handle!", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "EltVT", "==", "MV...
GCC
rs6000
MD
program_repair
CPU
621,561
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "unspec", ":", "SF", "[", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "...
LLVM
Hexagon
TD
next_suggestion
DSP
621,562
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NU...
GCC
i386
CPP
program_repair
CPU
621,563
[ "<FIXS>", "bool", "second_arg_count", "=", "false", ";", "<FIXE>" ]
[ "rtx", "op", ";", "machine_mode", "mode", ";", "}", "args", "[", "<NUM_LIT>", "]", ";", "<BUGS>", "bool", "last_arg_count", "=", "false", ";", "<BUGE>", "enum", "insn_code", "icode", "=", "d", "->", "icode", ";", "const", "struct", "insn_data_d", "*", "i...
GCC
i386
CPP
code_generation
CPU
621,564
[ "bool", "ix86_force_load_from_GOT_p", "(", "rtx", "x", ",", "bool", "call_p", ")", "{", "return", "(", "(", "TARGET_64BIT", "||", "(", "!", "flag_pic", "&&", "HAVE_AS_IX86_GOT32X", ")", ")", "&&", "!", "TARGET_PECOFF", "&&", "!", "TARGET_MACHO", "&&", "(", ...
[ "True", "if", "the", "function", "symbol", "operand", "X", "should", "be", "loaded", "from", "GOT", ".", "NB", ":", "In", "32-bit", "mode", ",", "only", "non-PIC", "is", "allowed", "in", "inline", "assembly", "statements", ",", "since", "a", "PIC", "regi...
GCC
aarch64
MD
stmt_completion
CPU
621,565
[ ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM
Cpu0
CPP
code_generation
CPU
621,566
[ "void", "Cpu0AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")",...
[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
GCC
i386
MD
program_repair
CPU
621,567
[ "<FIXS>", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "(", "match_operand", ":", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI48F_512", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI48F_512", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUG...
LLVM
Hexagon
TD
next_suggestion
DSP
621,568
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM
Mips
CPP
program_repair
CPU
621,569
[ "<FIXS>", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SRLV", ")", ",", "SrlRes", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SLL", ")", ",", "SllRes", ...
[ "BB", "=", "sinkMBB", ";", "int64_t", "ShiftImm", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Mips", "::", "SRLV", ")", ",", "SrlRes", ...
LLVM
AArch64
TD
stmt_completion
CPU
621,570
[ ":", "$", "Rn", ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "_D", ")", "ZPR64", ":", "$", "Zd", ",", "GPR64sp" ]
GCC
rl78
CPP
stmt_completion
MPU
621,571
[ ",", "false", ")", ";" ]
[ "static", "void", "rl78_asm_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "rl78_asm_ctor_dtor", "(", "symbol", ",", "priority" ]
LLVM
X86
CPP
stmt_completion
CPU
621,572
[ ".", "Ty", ";" ]
[ "unsigned", "ParamRegs", "=", "<NUM_LIT>", ";", "if", "(", "auto", "*", "M", "=", "MF", "->", "getFunction", "(", ")", "->", "getParent", "(", ")", ")", "ParamRegs", "=", "M", "->", "getNumberRegisterParameters", "(", ")", ";", "for", "(", "unsigned", ...
LLVM
ARM
CPP
stmt_completion
CPU
621,573
[ "*", "I", ")", ";" ]
[ "static", "void", "addPostLoopLiveIns", "(", "MachineBasicBlock", "*", "MBB", ",", "LivePhysRegs", "&", "LiveRegs", ")", "{", "for", "(", "auto", "I", "=", "LiveRegs", ".", "begin", "(", ")", ";", "I", "!=", "LiveRegs", ".", "end", "(", ")", ";", "++",...
LLVM
SystemZ
TD
next_suggestion
CPU
621,574
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "I...
LLVM
AArch64
CPP
stmt_completion
CPU
621,575
[ ")", ";" ]
[ "return", "all_of", "(", "C", "->", "operands", "(", ")", ",", "[", "]", "(", "const", "Use", "&", "U", ")", "{", "return", "containsOnlyConstantData", "(", "cast", "<", "Constant", ">", "(", "&", "U", ")" ]
GCC
sparc
MD
stmt_completion
CPU
621,576
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BLK" ]
LLVM
AArch64
CPP
stmt_completion
CPU
621,577
[ "UnscaledOffset", ")", ";" ]
[ "if", "(", "!", "Alignment", "||", "*", "Alignment", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "VT", "=", "MVT", "::", "i64", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "VT", "=", "MVT", "::", "i32", ";", ...
LLVM
AArch64
CPP
code_generation
CPU
621,578
[ "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "outliner"...
[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]
LLVM
TeeRISC
CPP
stmt_completion
CPU
621,579
[ ")", ".", "addMBB", "(", "TargetBB", ")", ";" ]
[ "continue", ";", "}", "unsigned", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "<STR_LIT>", "::", "<STR_LIT>", "BranchCode", "=", "(", "<STR_LIT>", "::", "<ST...
LLVM
Hexagon
TD
stmt_completion
DSP
621,580
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse" ]
LLVM
R600
CPP
program_repair
GPU
621,581
[ "<FIXS>", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNo...
[ "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "<BUGS>", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ",",...
LLVM
AArch64
TD
next_suggestion
CPU
621,582
[ "}" ]
[ "def", "_8H", ":", "NeonI_1VModImm", "<", "<NUM_LIT>", ",", "op", ",", "(", "outs", "VPR128", ":", "$", "Rd", ")", ",", "(", "ins", "neon_uimm8", ":", "$", "Imm", ",", "neon_mov_imm_LSLH_operand", ":", "$", "Simm", ")", ",", "!", "strconcat", "(", "a...
GCC
arm
CPP
next_suggestion
CPU
621,583
[ "}" ]
[ "vrev64q_p8", "(", "poly8x16_t", "_", "_", "a", ")", "{", "return", "(", "poly8x16_t", ")", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM...
GCC
mips
MD
next_suggestion
CPU
621,584
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM
X86
CPP
stmt_completion
CPU
621,585
[ "M", ")", ",", "<NUM_LIT>", ")", ".", ".", ".", "}", ";" ]
[ "(", "std", "::", "get", "<", "ThunkInserterT", ">", "(", "ThunkInserters", ")", ".", "init", "(" ]
GCC
mips
MD
stmt_completion
CPU
621,586
[ "<STR_LIT>", ")", ")", ")", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", "(", "not", "(", "match_test" ]
LLVM
ARM
CPP
program_repair
CPU
621,587
[ "<FIXS>", "bool", "hasPersonality", "(", ")", "const", "{", "return", "!", "(", "PersonalityLocs", ".", "empty", "(", ")", "&&", "PersonalityIndexLocs", ".", "empty", "(", ")", ")", ";", "}", "<FIXE>" ]
[ "bool", "hasFnStart", "(", ")", "const", "{", "return", "!", "FnStartLocs", ".", "empty", "(", ")", ";", "}", "bool", "cantUnwind", "(", ")", "const", "{", "return", "!", "CantUnwindLocs", ".", "empty", "(", ")", ";", "}", "bool", "hasHandlerData", "("...
GCC
aarch64
MD
next_suggestion
CPU
621,588
[ ")" ]
[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "{", "if", "(", "reload_completed", "&", "&", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<", "MODE", ">", "mode", ")", "&", "&", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", ...
LLVM
AVR
CPP
stmt_completion
MPU
621,589
[ "(", "V", ")", ";" ]
[ "if", "(", "V", "==", "nullptr", "||", "!", "isProgramMemoryAddress", "(", "V", ")", ")", "return", "-", "<NUM_LIT>", ";", "AddressSpace", "AS", "=", "getAddressSpace" ]
LLVM
X86
CPP
stmt_completion
CPU
621,590
[ ")", ";" ]
[ "bool", "isSrcIdx16", "(", ")", "const", "{", "return", "isMem16", "(", ")", "&&", "isSrcIdx", "(" ]
LLVM
AArch64
TD
next_suggestion
CPU
621,591
[ "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]
[ "def", "UXHr", ":", "BaseFPToIntegerUnscaled", "<", "<NUM_LIT>", ",", "rmode", ",", "opcode", ",", "FPR16", ",", "GPR64", ",", "asm", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "OpN", "(", "f16", "FPR16", ":", "$", "Rn", ")", ")", "...
GCC
i386
CPP
stmt_completion
CPU
621,592
[ "_", "v32hf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_fmsubadd_round_ph", "(", "_", "_", "mmask32", "_", ...
LLVM
Hexagon
TD
next_suggestion
DSP
621,593
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM
X86
CPP
next_suggestion
CPU
621,594
[ "}" ]
[ "static", "bool", "isHorizontalBinOp", "(", "SDValue", "&", "LHS", ",", "SDValue", "&", "RHS", ",", "bool", "IsCommutative", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "VECTOR_SHUFFLE", "&&", "RHS", ".", "getOpcode", "(", ...
GCC
i386
MD
stmt_completion
CPU
621,595
[ ")" ]
[ "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
621,596
[ "(", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "}", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Real", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "...
LLVM
Hexagon
TD
next_suggestion
DSP
621,597
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
621,598
[ "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType" ]
LLVM
AArch64
TD
stmt_completion
CPU
621,599
[ "]", ",", "(", "instrs", "LDRHroX", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "A64FXWrite_5Cyc_GI56", ",", "ReadAdrBase" ]