Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
VE
CPP
next_suggestion
CPU
621,700
[ "}" ]
[ "unsigned", "Reg", "=", "MiscRegDecoderTable", "[", "RegNo", "]", ";", "if", "(", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", "...
LLVM
M68k
CPP
next_suggestion
MPU
621,701
[ "bool", "CantUseFP", "=", "hasStackRealignment", "(", "MF", ")", ";" ]
[ "bool", "M68kRegisterInfo", "::", "hasBasePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "EnableBasePointer", ")", "return", "fa...
LLVM
AArch64
TD
stmt_completion
CPU
621,702
[ ">", ";" ]
[ "def", "_H", ":", "sve_fp_fcadd", "<", "<NUM_LIT>", ",", "asm", ",", "ZPR16" ]
LLVM
PowerPC
TD
next_suggestion
CPU
621,703
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XA", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "XT", ";", "bits", "<", "<NUM_LIT>", ">", "XA", ";", "bits", "<", "<NUM_LIT>", ">", "XB", ";", "bits", "<", "<NUM_LIT>", ">", "D", ";", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NU...
LLVM
Hexagon
TD
next_suggestion
DSP
621,704
[ "}" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM
AArch64
CPP
next_suggestion
CPU
621,705
[ "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";" ]
[ "if", "(", "ExtType", "==", "ISD", "::", "NON_EXTLOAD", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "ExtType", "==", "ISD", "::", "SEXTLOAD", ")", "Opcode", "=", "IsPre", ...
LLVM
ARM
CPP
next_suggestion
CPU
621,706
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";" ]
[ "void", "ARMFrameLowering", "::", "emitPopInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "LdmOpc", ",", "unsigned", "...
GCC
mips
MD
stmt_completion
CPU
621,707
[ "]", ")" ]
[ "(", "define_mode_iterator", "MSA_W", "[", "V4SI", "V4SF" ]
LLVM
Mips
CPP
stmt_completion
CPU
621,708
[ ")", ")", "{" ]
[ "unsigned", "ATReg", "=", "<NUM_LIT>", ";", "bool", "LoadedOffsetInAT", "=", "false", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "OffsetValue", "+", "<NUM_LIT>", ")", "||", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "OffsetValue", ")", ")",...
LLVM
AMDGPU
CPP
stmt_completion
GPU
621,709
[ ";" ]
[ "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "getWavesPerEU", "(", ")", "const", "{", "return", "WavesPerEU" ]
GCC
sparc
MD
next_suggestion
CPU
621,710
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
CPP
next_suggestion
CPU
621,711
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_packus_epi32", "(", "_", "_", "mmask8", "_", "_", ...
GCC
arm
CPP
next_suggestion
CPU
621,712
[ "}" ]
[ "union", "{", "uint32x4x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ci", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "_", "_", "builtin_neon_vst3_lanev4si", "(", "(", "_", "_", "builtin_neon_si", "*", ")", "_...
GCC
s390
CPP
stmt_completion
MPU
621,713
[ ")", ";" ]
[ "int", "part_bits", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "unsigned", "HOST_WIDE_INT", "part_mask", "=", "(", "HOST_WIDE_INT_1U", "<<", "part_bits", ")", "-", "<NUM_LIT>", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", ...
LLVM
AArch64
CPP
code_generation
CPU
621,714
[ "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "SplitA...
[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
621,715
[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";"...
GCC
rs6000
MD
stmt_completion
CPU
621,716
[ "flag_unsafe_math_optimizations", ")" ]
[ "{", "if", "(", "<", "MODE", ">", "mode", "=", "=", "SFmode", "&", "&", "TARGET_RECIP_PRECISION", "&", "&", "RS6000_RECIP_HAVE_RSQRTE_P", "(", "<", "MODE", ">", "mode", ")", "&", "&", "!", "optimize_function_for_size_p", "(", "cfun", ")", "&", "&", "flag...
GCC
rs6000
MD
next_suggestion
CPU
621,717
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
[ "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "GPR", "(", "match_d...
LLVM
Hexagon
TD
stmt_completion
DSP
621,718
[ "<NUM_LIT>", ";" ]
[ "def", "A2_vaddws", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "...
LLVM
ARM64
TD
next_suggestion
CPU
621,719
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", ...
GCC
frv
CPP
code_generation
VLIW
621,720
[ "static", "void", "frv_option_override", "(", "void", ")", "{", "int", "regno", ";", "unsigned", "int", "i", ";", "target_flags", "|=", "(", "frv_default_flags_for_cpu", "(", ")", "&", "~", "target_flags_explicit", ")", ";", "if", "(", "TARGET_LIBPIC", ")", ...
[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]
GCC
i386
MD
program_repair
CPU
621,721
[ "<FIXS>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_", "insn", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", ...
[ "emit_insn", "(", "gen_ix86_", "insn", ">", "di3_doubleword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LI...
LLVM
ARM
CPP
next_suggestion
CPU
621,722
[ "}" ]
[ "case", "Instruction", "::", "Br", ":", "case", "Instruction", "::", "Switch", ":", "return", "true", ";", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", ...
GCC
moxie
MD
stmt_completion
CPU
621,723
[ ")", ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC
alpha
MD
stmt_completion
MPU
621,724
[ "<STR_LIT>", ")" ]
[ "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref" ]
GCC
arm
MD
stmt_completion
CPU
621,725
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
621,726
[ "auto", "SA", "=", "DFG", ".", "addr", "<", "StmtNode", "*", ">", "(", "N", ")", ";" ]
[ "NodeAddr", "<", "StmtNode", "*", ">", "SA", "=", "TA", ";", "for", "(", "NodeAddr", "<", "RefNode", "*", ">", "RA", ":", "SA", ".", "Addr", "->", "members", "(", "DFG", ")", ")", "{", "R2I", ".", "insert", "(", "std", "::", "make_pair", "(", "...
LLVM
AArch64
CPP
program_repair
CPU
621,727
[ "<FIXS>", "unsigned", "ElementWidth", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "<FIXE>", "<FIXS>", "switch", "(", "ElementWidth", ")", "{", "case", "<NUM_LIT>", ":", "Op", "->", "VectorList", ".", "ElementKind", "=", ...
[ "static", "std", "::", "unique_ptr", "AArch64Operand", ">", "CreateVectorList", "(", "unsigned", "RegNum", ",", "unsigned", "Count", ",", "unsigned", "NumElements", ",", "<BUGS>", "char", "ElementKind", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "...
GCC
arm
CPP
next_suggestion
CPU
621,728
[ "}" ]
[ "nb_regs", "=", "j", "-", "i", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nb_regs", "+", "<NUM_LIT>", ")", ")", ";", "vunspec_vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode...
GCC
i386
CPP
stmt_completion
CPU
621,729
[ "_", "mm256_cvtusepi64_epi32", "(", "_", "_", "m256i", "_", "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
621,730
[ "ZPR64", ">", ";" ]
[ "def", "_D", ":", "sve_int_mlas_vvv_pred", "<", "<NUM_LIT>", ",", "opc", ",", "asm", "," ]
GCC
xtensa
CPP
stmt_completion
MPU
621,731
[ "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]
[ "regno", "-=", "BR_REG_FIRST", ";", "first", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "{", "regno", "-=", "FP_REG_FIRST", ";", "first", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ACC_REG_P", "(", "regno", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
621,732
[ "Alignment", ",", "MDSources", ")", ";" ]
[ "assert", "(", "HVC", ".", "HST", ".", "isTypeForHVX", "(", "ValTy", ")", "&&", "<STR_LIT>", "Predicates 'scalar' vector loads not yet supported", "<STR_LIT>", ")", ";", "assert", "(", "Predicate", ")", ";", "assert", "(", "!", "Predicate", "->", "getType", "(",...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
621,733
[ ")", ";" ]
[ "return", "BitVector", "(", "getNumRegs", "(", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
621,734
[ "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";" ]
[ "unsigned", "AS", "=", "LN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Alignment", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", "...
GCC
arm
MD
next_suggestion
CPU
621,735
[ "}" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "apsr", "=", "gen_reg_rtx", "(", "SImode", ")", "emit_insn", "(", "gen_arm_get_apsr", "(", "apsr", ")", ")", "rtx", "to_inse...
LLVM
Hexagon
TD
next_suggestion
DSP
621,736
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", "...
GCC
rs6000
CPP
code_generation
CPU
621,737
[ "pad_direction", "rs6000_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "AGGREGATE_PADDING_FIXED", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "HOST_WIDE_INT", "size", "=", "<NUM_LIT>", ";", "if", ...
[ "Implement", "TARGET_FUNCTION_ARG_PADDING", ".", "For", "the", "AIX", "ABI", "structs", "are", "always", "stored", "left", "shifted", "in", "their", "argument", "slot", "." ]
LLVM
X86
CPP
stmt_completion
CPU
621,738
[ ".", "getMachineFunction", "(", ")", ")", ";" ]
[ "SDValue", "X86TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->"...
LLVM
Mips
CPP
next_suggestion
CPU
621,739
[ "}" ]
[ "MipsABIInfo", "ABI", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ";", "const", "MipsRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "MipsRegisterInfo"...
LLVM
ARM
TD
stmt_completion
CPU
621,740
[ "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]
LLVM
ARM64
TD
stmt_completion
CPU
621,741
[ "(", "IMPLICIT_DEF", ")", ")", ",", "(", "LDRSro", "ro_indexed32", ":", "$", "addr", ")", ",", "ssub", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "f64", "(", "uint_to_fp", "(", "i32", "(", "load", "ro_indexed32", ":", "$", "addr", ")", ")", ")", ")", ",", "(", "UCVTFv1i64", "(", "INSERT_SUBREG", "(", "f64" ]
LLVM
AArch64
TD
next_suggestion
CPU
621,742
[ "}" ]
[ "def", "KryoWrite_4cyc_LS_266ln", ":", "SchedWriteRes", "<", "[", "KryoUnitLS", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC
aarch64
MD
stmt_completion
CPU
621,743
[ ")", "=", "=", "SCRATCH", ")" ]
[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SVE_ALL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "SVE_ALL", "(", "match_operand", ":", "<", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...
LLVM
Hexagon
TD
stmt_completion
DSP
621,744
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM
AArch64
TD
stmt_completion
CPU
621,745
[ "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]
GCC
i386
CPP
next_suggestion
CPU
621,746
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_fixupimm_pd", "(", "_", "_", "m128d", "_", "_", "A", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
621,747
[ ",", "TII", "(", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ",", "Helper", "(", "Helper", ")", "{", "}" ]
[ "AMDGPURegBankCombinerHelper", "(", "MachineIRBuilder", "&", "B", ",", "CombinerHelper", "&", "Helper", ")", ":", "B", "(", "B", ")", ",", "MF", "(", "B", ".", "getMF", "(", ")", ")", ",", "MRI", "(", "*", "B", ".", "getMRI", "(", ")", ")", ",", ...
LLVM
Hexagon
CPP
code_generation
DSP
621,748
[ "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegi...
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
LLVM
PowerPC
CPP
stmt_completion
CPU
621,749
[ ".", "getReg", "(", ")", ";" ]
[ "if", "(", "!", "Op1", ".", "isReg", "(", ")", "||", "!", "Op2", ".", "isReg", "(", ")", ")", "return", "false", ";", "return", "Op1", ".", "getReg", "(", ")", "==", "Op2" ]
LLVM
PIC16
CPP
stmt_completion
MPU
621,750
[ "const", "{" ]
[ "void", "PIC16RegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")" ]
LLVM
X86
TD
stmt_completion
CPU
621,751
[ "$", "src", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "alignednontemporalstore", "(", "v4i32", "VR128", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "VMOVNTDQmr", "addr", ":", "$", "dst", ",", "VR128", ":" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
621,752
[ "CurrentTop", ";" ]
[ "MachineBasicBlock", "::", "iterator", "getCurrentTop", "(", ")", "{", "return" ]
LLVM
AMDGPU
CPP
program_repair
GPU
621,753
[ "<FIXS>", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseSwizzle", "(", "OperandVector", "&", "Operands", ")", "{", "<FIXE>" ]
[ "return", "false", ";", "}", "<BUGS>", "OperandMatchResultTyAMDGPUAsmParser", "::", "parseSwizzleOp", "(", "OperandVector", "&", "Operands", ")", "{", "<BUGE>", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";" ]
GCC
avr
CPP
program_repair
MPU
621,754
[ "<FIXS>", "if", "(", "!", "compare_eq_p", "(", "insn", ")", "&&", "!", "compare_diff_p", "(", "insn", ")", ")", "<FIXE>" ]
[ "rtx", "insn", ";", "int", "*", "l", ";", "{", "<BUGS>", "if", "(", "!", "compare_eq_p", "(", "insn", ")", ")", "<BUGE>", "{", "if", "(", "l", ")", "*", "l", "=", "<NUM_LIT>", ";", "return", "AS1", "(", "tst", ",", "%", "D0", ")", ";" ]
GCC
mep
MD
program_repair
CPU
621,755
[ "<FIXS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<FIXE>" ]
[ "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGE>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")"...
LLVM
X86
TD
program_repair
CPU
621,756
[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup68", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup68", "]", ",", "(", "instregex", "<STR_LIT>...
LLVM
Hexagon
CPP
stmt_completion
DSP
621,757
[ "(", ")", ";" ]
[ "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ...
GCC
sh
CPP
program_repair
CPU
621,758
[ "<FIXS>", "while", "(", "(", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", ")", "<FIXE>" ]
[ "&&", "reg_overlap_mentioned_p", "(", "reg", ",", "SET_DEST", "(", "set", ")", ")", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "while", "(", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "<BUGE>", "{", "code", "=", "GET_CODE", "(", "insn", ")", ";" ...
GCC
s390
MD
next_suggestion
MPU
621,759
[ "<STR_LIT>" ]
[ "[", "(", "unspec", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_EXECUTE", ")", ...
LLVM
TPC
TD
next_suggestion
Virtual ISA
621,760
[ "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";" ]
[ "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "PredAddress", "=", "pred", "{", "<...
GCC
gcn
MD
stmt_completion
GPU
621,761
[ ")", ")", ")", ")" ]
[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC
lm32
MD
stmt_completion
MPU
621,762
[ ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "gtu", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI"...
LLVM
Hexagon
TD
next_suggestion
DSP
621,763
[ "}" ]
[ "def", "L2_loadbzw4_pci", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_2Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ...
GCC
i386
MD
stmt_completion
CPU
621,764
[ ")", "]", ")" ]
[ "[", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ...
LLVM
ARM
TD
stmt_completion
CPU
621,765
[ "<STR_LIT>", ",", "SDTARMVSHUF", ">", ";" ]
[ "def", "NEONvrev16", ":", "SDNode", "<" ]
GCC
arm
MD
stmt_completion
CPU
621,766
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "SI" ]
GCC
aarch64
MD
stmt_completion
CPU
621,767
[ "]", ")" ]
[ "(", "define_mode_iterator", "VD_I", "[", "V8QI", "V4HI", "V2SI", "DI" ]
GCC
powerpcspe
CPP
next_suggestion
CPU
621,768
[ "result", "|=", "(", "t", "&", "(", "mask", ">>", "c", ")", ")", ";" ]
[ "unsigned", "long", "result", "=", "<NUM_LIT>", "UL", ";", "const", "unsigned", "long", "mask", "=", "<NUM_LIT>", "UL", ";", "unsigned", "long", "m", "=", "_", "_", "M", ";", "unsigned", "long", "c", ",", "t", ";", "unsigned", "long", "p", ";", "p", ...
LLVM
TPC
TD
next_suggestion
Virtual ISA
621,769
[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "hasSrcD", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "PredPolarity", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "PredAddress", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "VectorPred", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
621,770
[ "EmitBranchToAt", "(", "BranchAddr", ",", "(", "intptr_t", ")", "Fn", ",", "true", ",", "is64Bit", ")", ";" ]
[ "}", "JCE", ".", "startGVStub", "(", "F", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "is64Bit", ")", "{", "JCE", ".", "emitWordBE", "(", "<NU...
LLVM
AMDGPU
CPP
next_suggestion
GPU
621,771
[ "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " NumVgprs: ", "<STR_LIT>", "+", "Twine", "(", "NumVGPR", ")", ",", "false", ")", ";" ]
[ "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " codeLenInByte = ", "<STR_LIT>", "+", "Twine", "(", "CodeSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " NumSgprs: ", "<STR_LIT>", "+", "Twine", "(", "NumSGPR"...
LLVM
PowerPC
CPP
stmt_completion
CPU
621,772
[ "DestReg", ")", ".", "addReg", "(", "HighPartReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ";" ]
[ "unsigned", "PPCFastISel", "::", "PPCMaterializeGV", "(", "const", "GlobalValue", "*", "GV", ",", "MVT", "VT", ")", "{", "assert", "(", "VT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "Non-address!", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", ...
GCC
arm
CPP
next_suggestion
CPU
621,773
[ "if", "(", "IS_STACKALIGN", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Stack Align: May be called with mis-aligned SP.\\n", "<STR_LIT>", ")", ";" ]
[ "switch", "(", "(", "int", ")", "ARM_FUNC_TYPE", "(", "func_type", ")", ")", "{", "default", ":", "case", "ARM_FT_NORMAL", ":", "break", ";", "case", "ARM_FT_INTERWORKED", ":", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Function supports interworking.\\n", ...
LLVM
AArch64
CPP
stmt_completion
CPU
621,774
[ "SetFlags", ",", "WantResult", ",", "IsZExt", ")", ";" ]
[ "unsigned", "AArch64FastISel", "::", "emitAdd", "(", "MVT", "RetVT", ",", "const", "Value", "*", "LHS", ",", "const", "Value", "*", "RHS", ",", "bool", "SetFlags", ",", "bool", "WantResult", ",", "bool", "IsZExt", ")", "{", "return", "emitAddSub", "(", "...
LLVM
PowerPC
TD
next_suggestion
CPU
621,775
[ "}" ]
[ "let", "MIOperandInfo", "=", "(", "ops", "dispRIHash", ":", "$", "imm", ",", "ptr_rc_nor0", ":", "$", "reg", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "OperandType", "=", "<STR_LIT>", ";"...
GCC
ia64
MD
stmt_completion
CPU
621,776
[ "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smax", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<ST...
GCC
aarch64
CPP
program_repair
CPU
621,777
[ "<FIXS>", "poly_int64", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "<FIXE>" ]
[ "for", "(", "unsigned", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "LAST_SAVED_REGNUM", ";", "regno", "++", ")", "if", "(", "aarch64_register_saved_on_entry", "(", "regno", ")", ")", "{", "<BUGS>", "HOST_WIDE_INT", "offset", "=", "cfun", "->", "machine", ...
GCC
i386
CPP
code_generation
CPU
621,778
[ "tree", "ix86_get_function_versions_dispatcher", "(", "void", "*", "decl", ")", "{", "tree", "fn", "=", "(", "tree", ")", "decl", ";", "struct", "cgraph_node", "*", "node", "=", "NULL", ";", "struct", "cgraph_node", "*", "default_node", "=", "NULL", ";", "...
[ "Make", "a", "dispatcher", "declaration", "for", "the", "multi-versioned", "function", "DECL", ".", "Calls", "to", "DECL", "function", "will", "be", "replaced", "with", "calls", "to", "the", "dispatcher", "by", "the", "front-end", ".", "Returns", "the", "decl"...
GCC
i386
CPP
stmt_completion
CPU
621,779
[ "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_srav_epi16", "(", "_", "_", "m256i", "_", "_", "...
LLVM
Hexagon
TD
next_suggestion
DSP
621,780
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "def", "J2_callrf", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ad90acd", ",", "TypeJ", ">", ",", "Enc_88d4d9", "{", "let", "Inst", "{", "<NUM...
GCC
rs6000
CPP
stmt_completion
CPU
621,781
[ ")", ";" ]
[ "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "return", "default_decimal_float_supported_p", "(", ")", ";", "else", "if", "(", "TARGET_FLOAT128", "&&", "(", "mode", "==", "KFmode", "||", "mode", "==", "IFmode", ")", ")", "return", "true", ";", ...
LLVM
PowerPC
CPP
stmt_completion
CPU
621,782
[ ";" ]
[ "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "CPI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'", "_", "'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_Bl...
GCC
rs6000
CPP
stmt_completion
CPU
621,783
[ "vec_splat_u16", "(", "<NUM_LIT>", ")", ")", ",", "vec_splat_u16", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "vec_ushort8", "mask", ";", "vec_ushort8", "bv", ";", "bv", "=", "vec_splat", "(", "(", "vec_ushort8", ")", "(", "si_from_int", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ";", "mask", "=", "(", "vec_ushort8", ")", "vec_sra", "(", "vec_sl", "(", "bv", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
621,784
[ "assert", "(", "T", "==", "SmemAccessCounter", ")", ";" ]
[ "VgprUB", "=", "std", "::", "max", "(", "VgprUB", ",", "GprNo", ")", ";", "VgprScores", "[", "T", "]", "[", "GprNo", "]", "=", "Val", ";", "}", "else", "{" ]
LLVM
Mips
CPP
next_suggestion
CPU
621,785
[ "}" ]
[ "}", "else", "if", "(", "Mips", "::", "HI32DSPRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFHI_DSP", ";", "else", "if", "(", "Mips", "::", "LO32DSPRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "M...
LLVM
AMDGPU
CPP
stmt_completion
GPU
621,786
[ ",", "m_ICst", "(", "ConstAddr", ")", ")", ")", "{" ]
[ "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "LHS", ".", "getReg", ...
GCC
xtensa
MD
program_repair
MPU
621,787
[ "<FIXS>", "<FIXE>", "<FIXS>", "}", ")", "<FIXE>" ]
[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "pc", ")" ]
GCC
m68k
MD
program_repair
MPU
621,788
[ "<FIXS>", "}", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "OUTPUT_JUMP", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "elseOUTPUT_JUMP", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "<BUGS>", "}", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")" ]
GCC
mips
CPP
program_repair
CPU
621,789
[ "<FIXS>", "emit_move_insn", "(", "gen_rtx", "(", "MEM", ",", "word_mode", ",", "ptr", ")", ",", "gen_rtx", "(", "REG", ",", "word_mode", ",", "regno", ")", ")", ";", "<FIXE>" ]
[ "{", "if", "(", "offset", "!=", "<NUM_LIT>", ")", "ptr", "=", "gen_rtx", "(", "PLUS", ",", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ";", "<BUGS>", "emit_move_insn", "(", "gen_rtx", "(", "MEM", ",", "Pmode", ",", "ptr"...
GCC
nios2
CPP
stmt_completion
MPU
621,790
[ ";" ]
[ "}", "if", "(", "nios2_r0rel_sec", ")", "{", "if", "(", "regcomp", "(", "&", "nios2_r0rel_sec_regex", ",", "nios2_r0rel_sec", ",", "REG_EXTENDED", "|", "REG_NOSUB", ")", ")", "error", "(", "<STR_LIT>", "-mr0rel-sec= argument is not a valid regular expression.", "<STR_...
GCC
s390
MD
stmt_completion
MPU
621,791
[ ")", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
SystemZ
TD
next_suggestion
CPU
621,792
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";" ]
[ "class", "InstVRIc", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr",...
GCC
rs6000
MD
stmt_completion
CPU
621,793
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "VEC_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_INSERTR", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM
Teak
CPP
stmt_completion
DSP
621,794
[ "a", ")", "{" ]
[ "std", "::", "vector", "<", "std", "::", "string", ">", "bitrev", "(", "Rn" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
621,795
[ "MachineDominanceFrontier", ">", "(", ")", ";" ]
[ "void", "WebAssemblyExceptionInfo", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", ...
LLVM
X86
CPP
stmt_completion
CPU
621,796
[ "getPointerTy", "(", ")", ")", ";" ]
[ "bool", "ConstSplatVal", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "{", "if", "(", "!", "isSplatVector", "(", "Op", ".", "getNode", "(...
GCC
c6x
CPP
program_repair
VLIW
621,797
[ "<FIXS>", "c6x_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "<FIXE>" ]
[ "static", "bool", "<BUGS>", "c6x_scalar_mode_supported_p", "(", "enum", "machine_mode", "mode", ")", "<BUGE>", "{", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "<NUM_LIT>", "*", "BITS_PER_WORD", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
621,798
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "OpsRev", ",", "Rt", ",", "Rs", ")", ";" ]
[ "class", "T_ALU64_rr", "<", "string", "mnemonic", ",", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "RegType", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bits", "<", "<NUM_LIT>", ">", "MinOp", ",", "bit", "OpsRev", ",", "bit", "IsComm"...
GCC
i386
CPP
stmt_completion
CPU
621,799
[ "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "_", "_", "M", ")", ";" ]
[ "_", "_", "builtin_ia32_pmovdw512mem_mask", "(", "(", "_", "_", "v16hi", "*", ")", "_", "_", "P", "," ]