Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Hexagon
CPP
next_suggestion
DSP
626,400
[ "case", "Hexagon", "::", "J2_callf", ":" ]
[ "return", "false", ";", "case", "Hexagon", "::", "J2_jump", ":", "case", "Hexagon", "::", "J2_call", ":", "case", "Hexagon", "::", "PS_call_nr", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "offset", ")", ";", "case", "Hexagon", "::", "J2_jumpt", ...
LLVM
AArch64
TD
next_suggestion
CPU
626,401
[ "}" ]
[ "def", "logical_imm32_not", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "LogicalImm32NotOperand", ";" ]
GCC
mmix
MD
stmt_completion
CPU
626,402
[ ")" ]
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_dup", "<NUM_LIT>" ]
LLVM
ARM64
TD
next_suggestion
CPU
626,403
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Lanai
CPP
stmt_completion
CPU
626,404
[ ")", ";" ]
[ "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "GVA", "->", "getSection", "(", ")", ".", "startswith", "(", "<STR_LIT>", ".ldata", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", ...
LLVM
Sparc
CPP
next_suggestion
CPU
626,405
[ "case", "VK_Sparc_TLS_LDM_HI22", ":", "OS", "<<", "<STR_LIT>", "%tldm_hi22(", "<STR_LIT>", ";", "break", ";" ]
[ "case", "VK_Sparc_HM", ":", "OS", "<<", "<STR_LIT>", "%hm(", "<STR_LIT>", ";", "break", ";", "case", "VK_Sparc_PC22", ":", "OS", "<<", "<STR_LIT>", "%hi(", "<STR_LIT>", ";", "break", ";", "case", "VK_Sparc_PC10", ":", "OS", "<<", "<STR_LIT>", "%lo(", "<STR_L...
GCC
s390
MD
stmt_completion
MPU
626,406
[ ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM
R600
CPP
stmt_completion
GPU
626,407
[ "return", "TIDReg", ";", "}" ]
[ "unsigned", "getTIDReg", "(", ")", "const", "{" ]
LLVM
Hexagon
TD
next_suggestion
DSP
626,408
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LI...
LLVM
TPC
TD
stmt_completion
Virtual ISA
626,409
[ "<NUM_LIT>", ";" ]
[ "class", "StoreInst_EVENT", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "DAGOperand", "Src", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "StoreInstGenericSrcA", "<", "opc", ",", "asmstr", ">", "{", "le...
LLVM
ARM
TD
stmt_completion
CPU
626,410
[ "SDTARMVSHX", ">", ";" ]
[ "def", "NEONvqshrnsu", ":", "SDNode", "<", "<STR_LIT>", "," ]
LLVM
Mips
TD
stmt_completion
CPU
626,411
[ ">", ";" ]
[ "def", "vfsetoge_v2f64", ":", "vfsetcc_type", "<", "v2i64", ",", "v2f64", ",", "SETOGE" ]
GCC
alpha
MD
next_suggestion
MPU
626,412
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "I48MODE", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", ...
LLVM
SystemZ
TD
stmt_completion
CPU
626,413
[ "imm", ">", ";" ]
[ "def", "Y", ":", "StoreSIY", "<", "mnemonic", "#", "<STR_LIT>", ",", "siyOpcode", ",", "operator", "," ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
626,414
[ "void", "WebAssemblyMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint64...
[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
626,415
[ "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
[ "def", "C2_cmpgei", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56f114f4", ",", "TypeALU32_2op", ">", "{", "let", "i...
GCC
cr16
MD
stmt_completion
MPU
626,416
[ "<STR_LIT>", ")", ")", ")" ]
[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>" ]
GCC
sh
CPP
next_suggestion
CPU
626,417
[ "enum", "attr_fp_mode", "norm_mode", "=", "ACTUAL_NORMAL_MODE", "(", "FP_MODE", ")", ";" ]
[ "void", "fpscr_set_from_mem", "(", "int", "mode", ",", "HARD_REG_SET", "regs_live", ")", "{", "enum", "attr_fp_mode", "fp_mode", "=", "(", "enum", "attr_fp_mode", ")", "mode", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
626,418
[ ",", "OpNode", ">", ";" ]
[ "def", "v16i8", ":", "BaseSIMDThreeSameVectorDot", "<", "<NUM_LIT>", ",", "U", ",", "Mixed", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "V128", ",", "v4i32", ",", "v16i8" ]
LLVM
X86
CPP
program_repair
CPU
626,419
[ "<FIXS>", "ENUM_ENTRY", "(", "ATTR_OPSIZE", ",", "<NUM_LIT>", ")", "\\", "ENUM_ENTRY", "(", "ATTR_VEX", ",", "<NUM_LIT>", ")", "\\", "ENUM_ENTRY", "(", "ATTR_VEXL", ",", "<NUM_LIT>", ")", "<FIXE>" ]
[ "ENUM_ENTRY", "(", "ATTR_XS", ",", "<NUM_LIT>", ")", "\\", "ENUM_ENTRY", "(", "ATTR_XD", ",", "<NUM_LIT>", ")", "\\", "ENUM_ENTRY", "(", "ATTR_REXW", ",", "<NUM_LIT>", ")", "\\", "<BUGS>", "ENUM_ENTRY", "(", "ATTR_OPSIZE", ",", "<NUM_LIT>", ")", "<BUGE>", "#...
GCC
alpha
MD
next_suggestion
MPU
626,420
[ "(", "fix", ":", "DI", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC
m32r
CPP
next_suggestion
MPU
626,421
[ "break", ";" ]
[ "case", "GT", ":", "compare_code", "=", "LT", ";", "branch_code", "=", "NE", ";", "must_swap", "=", "<NUM_LIT>", ";", "break", ";", "case", "GE", ":", "compare_code", "=", "LT", ";", "branch_code", "=", "EQ", ";", "break", ";", "case", "LTU", ":", "c...
GCC
m68k
CPP
stmt_completion
MPU
626,422
[ ".", "base", "&&", "!", "address", ".", "offset", "&&", "!", "address", ".", "index", ")", ";" ]
[ "return", "(", "m68k_legitimate_mem_p", "(", "x", ",", "&", "address", ")", "&&", "address", ".", "code", "==", "UNKNOWN", "&&", "address" ]
LLVM
ARM64
CPP
next_suggestion
CPU
626,423
[ "}" ]
[ "void", "ARM64InstPrinter", "::", "printMemoryRegOffset8", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printMemoryRegOffset", "(", "MI", ",", "OpNum", ",", "O", ",", "<NUM_LIT>", ")", ";" ]
LLVM
Mips
CPP
code_generation
CPU
626,424
[ "void", "MipsInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...
[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
GCC
mips
MD
stmt_completion
CPU
626,425
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
LLVM
Sparc
CPP
stmt_completion
CPU
626,426
[ "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]
[ "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", ...
LLVM
VE
TD
next_suggestion
CPU
626,427
[ "}" ]
[ "VECC", ":", ":", "CondCode", "VECC", "=", "intCondCode2Icc", "(", "CC", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "VECC", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "fco...
LLVM
X86
CPP
stmt_completion
CPU
626,428
[ ")", ")", "{" ]
[ "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "int32_t", "TailCallReturnAddrDelta", "=", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
626,429
[ "if", "(", "BitCastOperator", "*", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "FindUses", "(", "BC", ",", "F", ",", "Uses", ",", "ConstantBCs", ")", ";" ]
[ "static", "void", "FindUses", "(", "Value", "*", "V", ",", "Function", "&", "F", ",", "SmallVectorImpl", "<", "std", "::", "pair", "<", "Use", "*", ",", "Function", "*", ">>", "&", "Uses", ",", "SmallPtrSetImpl", "<", "Constant", "*", ">", "&", "Cons...
LLVM
AArch64
TD
stmt_completion
CPU
626,430
[ "VPR128", ":", "$", "Rn", ")", ",", "OpLImm", ":", "$", "Imm", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "ResTy", "(", "Neon_vduplane", "(", "OpTy", "VPR128", ":", "$", "Rn", ")", ",", "OpLImm", ":", "$", "Imm", ")", ")", ",", "(", "ResTy", "(", "DUPELT", "(", "OpTy" ]
GCC
v850
MD
next_suggestion
MPU
626,431
[ "}", ")" ]
[ "(", "match_code", "<STR_LIT>", ")", "{", "return", "(", "GET_CODE", "(", "op", ")", "=", "=", "IOR", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
626,432
[ "}" ]
[ "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unknown operand type", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ...
GCC
sparc
CPP
stmt_completion
CPU
626,433
[ ";" ]
[ "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", "&&", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "get_some_local_dynamic_name_1",...
LLVM
AMDGPU
CPP
stmt_completion
GPU
626,434
[ ")", ";" ]
[ "case", "Intrinsic", "::", "amdgcn_struct_buffer_atomic_and", ":", "return", "AMDGPU", "::", "G_AMDGPU_BUFFER_ATOMIC_AND", ";", "case", "Intrinsic", "::", "amdgcn_raw_buffer_atomic_or", ":", "case", "Intrinsic", "::", "amdgcn_struct_buffer_atomic_or", ":", "return", "AMDGPU...
GCC
csky
CPP
code_generation
CPU
626,435
[ "static", "void", "csky_output_constpool_label", "(", "FILE", "*", "stream", ",", "rtx", "x", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", ";", "x", "=", "XEXP", "(", "x", ...
[ "Output", "the", "constpool", "label", "according", "to", "the", "rtx", "expression", "X", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
626,436
[ ";" ]
[ "SDVTList", "NewVTList", "=", "HasChain", "?", "DAG", ".", "getVTList", "(", "ResultVT", ",", "MVT", "::", "Other", ")", ":", "DAG", ".", "getVTList", "(", "ResultVT", ")", ";", "MachineSDNode", "*", "NewNode", "=", "DAG", ".", "getMachineNode", "(", "Ne...
LLVM
X86
CPP
next_suggestion
CPU
626,437
[ "}" ]
[ "bool", "X86TargetLowering", "::", "isTypeDesirableForOp", "(", "unsigned", "Opc", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "isTypeLegal", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "Opc", "==", "ISD", "::", "SHL", "&&", "VT", ...
GCC
ia64
MD
stmt_completion
CPU
626,438
[ "<STR_LIT>", ")" ]
[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM
VE
CPP
next_suggestion
CPU
626,439
[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")",...
[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")",...
GCC
i386
CPP
next_suggestion
CPU
626,440
[ "emit_insn", "(", "gen_strlenqi_1", "(", "scratch1", ",", "scratch3", ",", "unspec", ")", ")", ";" ]
[ "rtx", "addr", ",", "scratch1", ",", "scratch2", ",", "scratch3", ",", "scratch4", ";", "if", "(", "TARGET_UNROLL_STRLEN", "&&", "eoschar", "==", "const0_rtx", "&&", "optimize", ">", "<NUM_LIT>", "&&", "!", "TARGET_INLINE_ALL_STRINGOPS", "&&", "!", "optimize_ins...
LLVM
ARM
CPP
stmt_completion
CPU
626,441
[ "i", "]", ")", ";" ]
[ "bool", "ARMFastISel", "::", "ARMEmitLibcall", "(", "const", "Instruction", "*", "I", ",", "RTLIB", "::", "Libcall", "Call", ")", "{", "CallingConv", "::", "ID", "CC", "=", "TLI", ".", "getLibcallCallingConv", "(", "Call", ")", ";", "Type", "*", "RetTy", ...
LLVM
X86
TD
program_repair
CPU
626,442
[ "<FIXS>", "defm", "VPINSRB", ":", "SS41I_insert8", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ">", ",", "VEX", ",", "VVVV", ",", "WIG", ";", "<FIXE>" ]
[ "}", "let", "Predicates", "=", "[", "HasAVX", ",", "NoBWI", "]", "in", "{", "<BUGS>", "defm", "VPINSRB", ":", "SS41I_insert8", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ">", ",", "VEX_4V", ",", "WIG", ";", "<BUGE>", "def", ":", "Pat", "(", "X86p...
LLVM
X86
CPP
stmt_completion
CPU
626,443
[ ";", "++", "i", ")", "{" ]
[ "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "Root", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", "&&", "<STR_LIT>", "Can only combine shuffles of the same vector register size.", "<STR_LIT>", ")", ";", "SDValue", "Input0", ",",...
LLVM
ARM
TD
stmt_completion
CPU
626,444
[ "$", "QnSrc", ",", "MQPR", ":", "$", "QmSrc", ",", "vpred_r", ":", "$", "vp", ")", ">", ";" ]
[ "def", ":", "MVEInstAlias", "<", "<STR_LIT>", "#", "s", "#", "<STR_LIT>", ",", "(", "MVE_VORR", "MQPR", ":", "$", "QdSrc", ",", "MQPR", ":" ]
LLVM
ARM
TD
stmt_completion
CPU
626,445
[ "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
626,446
[ "_", "a", ",", "mve_pred16_t", "_", "_", "p", ")", "{" ]
[ "_", "_", "arm_vrev64q_m_s16", "(", "int16x8_t", "_", "_", "inactive", ",", "int16x8_t", "_" ]
LLVM
AMDGPU
TD
next_suggestion
GPU
626,447
[ "}" ]
[ "class", "SOPK_SCC", "<", "string", "opName", ",", "string", "base_op", ",", "bit", "isSignExt", ">", ":", "SOPK_Pseudo", "<", "opName", ",", "(", "outs", ")", ",", "!", "if", "(", "isSignExt", ",", "(", "ins", "SReg_32", ":", "$", "sdst", ",", "s16i...
GCC
sparc
CPP
code_generation
CPU
626,448
[ "rtx", "gen_df_reg", "(", "rtx", "reg", ",", "int", "low", ")", "{", "int", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "(", "WORDS_BIG_ENDIAN", "==", "<NUM_LIT>", ")", "^", "(", "low", "!=", "<NUM_LIT>", ")", ")", "regno", "+=", "(", ...
[ "Generate", "a", "DFmode", "part", "of", "a", "hard", "TFmode", "register", ".", "REG", "is", "the", "TFmode", "hard", "register", ",", "LOW", "is", "1", "for", "the", "low", "64bit", "of", "the", "register", "and", "0", "otherwise", "." ]
LLVM
AArch64
CPP
stmt_completion
CPU
626,449
[ "bool", "IsComplex", ")", "const", "{" ]
[ "unsigned", "AArch64TTI", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", "," ]
LLVM
Lanai
CPP
next_suggestion
CPU
626,450
[ "}" ]
[ "void", "LanaiTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "SmallDataSection", "=", "getContext", "(",...
LLVM
X86
CPP
program_repair
CPU
626,451
[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/ADT/SmallSet.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetOptions.h", "<STR_LIT>", "<FIXE>" ]
[ "#", "include", "<STR_LIT>", "X86MachineFunctionInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "X86Subtarget.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "X86TargetMachine.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Function.h", "<STR_LIT>", "<BUGE>",...
GCC
i386
MD
stmt_completion
CPU
626,452
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation" ]
LLVM
X86
CPP
stmt_completion
CPU
626,453
[ ";" ]
[ "if", "(", "Filename", ".", "empty", "(", ")", ")", "return", "false", ";", "LLVMContext", "&", "Ctx", "=", "M", ".", "getContext", "(", ")", ";", "ErrorOr", "<", "std", "::", "unique_ptr", "<", "SampleProfileReader", ">>", "ReaderOrErr", "=", "SamplePro...
LLVM
ARM64
TD
next_suggestion
CPU
626,454
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";" ]
[ "class", "BaseCondSelect", "<", "bit", "op", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "RegisterClass", "regtype", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "R...
LLVM
ARM64
TD
next_suggestion
CPU
626,455
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ...
GCC
i386
CPP
stmt_completion
CPU
626,456
[ "mmask64", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_loaddquqi512_mask", "(", "(", "const", "char", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v64qi", ")", "_", "_", "W", ",", "(", "_", "_" ]
GCC
powerpcspe
MD
stmt_completion
CPU
626,457
[ "<NUM_LIT>", ")" ]
[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "set", "(", "...
GCC
s390
MD
stmt_completion
MPU
626,458
[ "<STR_LIT>", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
626,459
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "v2i32_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "V64", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "...
LLVM
AArch64
TD
next_suggestion
CPU
626,460
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Encoding", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op0", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NUM_LIT>...
LLVM
ARM64
TD
next_suggestion
CPU
626,461
[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
[ "let", "ParserMatchClass", "=", "MSRSystemRegisterOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
626,462
[ ")", ";" ]
[ "MCInst", "tmpInst", ";", "if", "(", "PerformShift", ")", "{", "tmpInst", ".", "setOpcode", "(", "Mips", "::", "SLL", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNo", ")", ")", ";", "tmpInst", ".", "addOperand", ...
LLVM
Mips
CPP
next_suggestion
CPU
626,463
[ "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SRA", ")", ",", "DstReg", ")", ".", "addReg", "(", "ScrReg", ")", ".", "addImm", "(", "ShiftImm", ")", ";" ]
[ "return", "BB", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(",...
LLVM
Mips
TD
program_repair
CPU
626,464
[ "<FIXS>", "[", "(", "set", "RO", ":", "$", "wd", ",", "(", "Ty", "(", "vselect", "RO", ":", "$", "wd_in", ",", "RO", ":", "$", "wt", ",", "RO", ":", "$", "ws", ")", ")", ")", "]", ">", ",", "<FIXE>" ]
[ "class", "MSA_BSEL_PSEUDO_BASE", "RegisterOperand", "RO", ",", "ValueType", "Ty", ">", ":", "MSAPseudo", "(", "outs", "RO", ":", "$", "wd", ")", ",", "(", "ins", "RO", ":", "$", "wd_in", ",", "RO", ":", "$", "ws", ",", "RO", ":", "$", "wt", ")", ...
LLVM
AArch64
CPP
next_suggestion
CPU
626,465
[ "if", "(", "isa", "<", "FixedVectorType", ">", "(", "DataType", ")", "&&", "!", "ST", "->", "useSVEForFixedLengthVectors", "(", ")", "&&", "DataType", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";" ]
[ "bool", "isLegalMaskedLoadStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "ST", "->", "hasSVE", "(", ")", ")", "return", "false", ";" ]
GCC
arm
CPP
next_suggestion
CPU
626,466
[ "}" ]
[ "_", "_", "arm_vsubq_m_u8", "(", "uint8x16_t", "_", "_", "inactive", ",", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vsubq_m_uv16qi", "(", "_", "_", "ina...
LLVM
ARM
CPP
program_repair
CPU
626,467
[ "<FIXS>", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "<FIXE>", "<FIXS>", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "<FIXE>", "<FIXS>", ".", "addReg", "(", "LdReg", ",", "Reg...
[ "if", "(", "NumBytes", "<=", "<NUM_LIT>", "&&", "NumBytes", ">=", "<NUM_LIT>", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVi8", ")", ",", "LdReg", ")", ")", "<BUGS>", ".", ...
LLVM
MINA32
CPP
program_repair
CPU
626,468
[ "<FIXS>", "addExpr", "(", "Inst", ",", "Expr", ")", ";", "<FIXE>" ]
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMemBase", "(", ")", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "getMemOff", "(", ")", ";", "<BUGS>", "addExpr", "(", "Inst", ",", "Expr", ")", ";", "<BUGE>", "}", "bool...
GCC
aarch64
CPP
stmt_completion
CPU
626,469
[ "a", ";" ]
[ "return", "(", "int16x4_t", ")", "_", "_" ]
GCC
mips
MD
stmt_completion
CPU
626,470
[ "<STR_LIT>", ")", ")" ]
[ "<STR_LIT>", "(", "match_operand", "<NUM_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
626,471
[ "asm", ">", ";" ]
[ "def", "NAME", ":", "sve_int_dup_mask_imm", "<" ]
GCC
s390
CPP
next_suggestion
MPU
626,472
[ "}" ]
[ "gcc_assert", "(", "flag_split_stack", ")", ";", "bitmap_set_bit", "(", "regs", ",", "<NUM_LIT>", ")", ";", "}" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
626,473
[ ")", ";" ]
[ "TargetRegistry", "::", "RegisterMCSymbolizer", "(", "getTheGCNTarget", "(", ")", ",", "createAMDGPUSymbolizer" ]
LLVM
HSAIL
TD
stmt_completion
Virtual ISA
626,474
[ "U64", ">", ";" ]
[ "def", ":", "GridSize_Pat", "<", "WORKITEMABSID_U64", ",", "int_hsail_workitemabsid", ",", "i64", ",", "BrigType", "." ]
GCC
arm
CPP
next_suggestion
CPU
626,475
[ "}" ]
[ "vreinterpret_s8_bf16", "(", "bfloat16x4_t", "_", "_", "a", ")", "{", "return", "(", "int8x8_t", ")", "_", "_", "a", ";" ]
LLVM
Mips
TD
program_repair
CPU
626,476
[ "<FIXS>", "class", "LWXC1_FT", "string", "opstr", ",", "RegisterOperand", "DRC", ",", "<FIXE>", "<FIXS>", "InstSE", "(", "outs", "DRC", ":", "$", "fd", ")", ",", "(", "ins", "PtrRC", ":", "$", "base", ",", "PtrRC", ":", "$", "index", ")", ",", "<FIXE...
[ "[", "(", "set", "RC", ":", "$", "fd", ",", "(", "fsub", "fpimm0", ",", "(", "OpNode", "(", "fmul", "RC", ":", "$", "fs", ",", "RC", ":", "$", "ft", ")", ",", "RC", ":", "$", "fr", ")", ")", ")", "]", ",", "Itin", ",", "FrmFR", ">", ";"...
LLVM
Mips
TD
stmt_completion
CPU
626,477
[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "class", "NLOC_H_ENC", ":", "MSA_2R_FMT", "<", "<NUM_LIT>" ]
LLVM
X86
CPP
next_suggestion
CPU
626,478
[ "}" ]
[ "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'", "b", "'", ":", "case", "'", "h", "'", ":"...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
626,479
[ "materializeLoadStoreOperands", "(", "Addr", ")", ";" ]
[ "case", "MVT", "::", "i1", ":", "VTIsi1", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "MVT", "::", "i8", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "STORE8_I32_A64", ":", "WebAssembly", "::", "STORE8_I32_A32", ";", "break", ";", "case", "MV...
LLVM
X86
CPP
stmt_completion
CPU
626,480
[ "::", "BLCFILL32rm", ":" ]
[ "case", "X86", "::", "ADC64ri32", ":", "case", "X86", "::", "ADC64ri8", ":", "case", "X86", "::", "ADC32ri", ":", "case", "X86", "::", "ADC32ri8", ":", "case", "X86", "::", "ADC16ri", ":", "case", "X86", "::", "ADC16ri8", ":", "case", "X86", "::", "A...
LLVM
Hexagon
CPP
stmt_completion
DSP
626,481
[ ")", ";" ]
[ "auto", "<STR_LIT>", "::", "<STR_LIT>", "(", "unsigned", "Width", ")", "const", "->", "IntegerType", "*", "{", "return", "IntegerType", "::", "get", "(", "F", ".", "getContext", "(", ")", ",", "Width" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
626,482
[ "}" ]
[ "if", "(", "ElemType", "->", "getTypeID", "(", ")", "!=", "Type", "::", "IntegerTyID", ")", "return", "false", ";", "IntegerType", "*", "ElemIType", "=", "cast", "<", "IntegerType", ">", "(", "ElemType", ")", ";", "return", "ElemIType", "->", "getBitWidth"...
LLVM
AArch64
CPP
stmt_completion
CPU
626,483
[ ")", ";" ]
[ "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "::", "...
GCC
tilegx
MD
stmt_completion
VLIW
626,484
[ ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "I48MODE", "[", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM...
LLVM
AMDGPU
CPP
stmt_completion
GPU
626,485
[ ")", ";" ]
[ "const", "int64_t", "Min", "=", "std", "::", "numeric_limits", "<", "int16_t", ">", "::", "min", "(", ")", ";", "const", "int64_t", "Max", "=", "std", "::", "numeric_limits", "<", "int16_t", ">", "::", "max", "(", ")", ";", "return", "(", "(", "Cmp2"...
LLVM
X86
CPP
stmt_completion
CPU
626,486
[ ")", "{" ]
[ "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "getSubOpcode", "(", "Is64Bit", ",", "Amount", ")", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")"...
GCC
i386
CPP
stmt_completion
CPU
626,487
[ "x", ",", "fp_hi", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";" ]
[ "fp_hi", "=", "gen_reg_rtx", "(", "DFmode", ")", ";", "emit_insn", "(", "gen_floatsidf2", "(", "fp_hi", ",", "gen_highpart", "(", "SImode", ",", "input", ")", ")", ")", ";", "real_ldexp", "(", "&", "TWO32r", ",", "&", "dconst1", ",", "<NUM_LIT>", ")", ...
LLVM
X86
CPP
program_repair
CPU
626,488
[ "<FIXS>", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "<FIXE>" ]
[ "SDValue", "NewExtract", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "f64", ",", "BitCast", ",", "OldExtract", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getStore", "(",...
GCC
i386
MD
stmt_completion
CPU
626,489
[ "<STR_LIT>", ")" ]
[ "(", "define_reservation", "<STR_LIT>" ]
GCC
loongarch
CPP
stmt_completion
CPU
626,490
[ "'", "'", ")", "}" ]
[ "enabled_abi_idx", "[", "j", "++", "]", "=", "i", ";", "}", "}", "for", "(", "unsigned", "int", "k", "=", "<NUM_LIT>", ";", "k", "<", "j", ";", "k", "++", ")", "{", "enabled_abi_str", "[", "k", "]", "=", "abi_str", "(", "abi_priority_list", "[", ...
GCC
alpha
MD
program_repair
MPU
626,491
[ "<FIXS>", "(", "UNSPEC_CVTLQ", "\t", "<NUM_LIT>", ")", "<FIXE>" ]
[ "(", "UNSPEC_INSXH", "\t", "<NUM_LIT>", ")", "(", "UNSPEC_MSKXH", "\t", "<NUM_LIT>", ")", "(", "UNSPEC_CVTQL", "\t", "<NUM_LIT>", ")", "<BUGS>", "(", "UNSPEC_NT_LDA", "\t", "<NUM_LIT>", ")", "<BUGE>", "(", "UNSPEC_UMK_LAUM", "\t", "<NUM_LIT>", ")", "(", "UNSPE...
LLVM
PowerPC
CPP
next_suggestion
CPU
626,492
[ "}" ]
[ "assert", "(", "MCPU", "<", "array_lengthof", "(", "CPUNames", ")", "&&", "<STR_LIT>", "CPUNames[] might not be up-to-date!", "<STR_LIT>", ")", ";", "return", "CPUNames", "[", "MCPU", "]", ";" ]
LLVM
SNES
CPP
stmt_completion
DSP
626,493
[ "S", ")", ";" ]
[ "static", "MCTargetStreamer", "*", "createMCAsmTargetStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "*", "InstPrint", ",", "bool", "isVerboseAsm", ")", "{", "return", "new", "SNESTargetAsmStreamer", "(" ]
GCC
loongarch
CPP
stmt_completion
CPU
626,494
[ "BITSET_P", "(", "cfun", "->", "machine", "->", "frame", ".", "fmask", ",", "regno", "-", "FP_REG_FIRST", ")", ")", "{" ]
[ "for", "(", "unsigned", "int", "regno", "=", "GP_REG_FIRST", ";", "regno", "<=", "GP_REG_LAST", ";", "regno", "++", ")", "if", "(", "BITSET_P", "(", "cfun", "->", "machine", "->", "frame", ".", "mask", ",", "regno", "-", "GP_REG_FIRST", ")", ")", "{", ...
LLVM
Hexagon
TD
next_suggestion
DSP
626,495
[ "}" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>...
LLVM
PowerPC
CPP
next_suggestion
CPU
626,496
[ "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]
[ "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
626,497
[ "case", "ISD", "::", "STACKRESTORE", ":" ]
[ "case", "ISD", "::", "ConstantPool", ":", "return", "lowerConstantPool", "(", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ",", "DAG", ")", ";", "case", "ISD", "::", "BITCAST", ":", "return", "lowerBITCAST", "(", "Op", ",", "DAG", ")", ";", ...
LLVM
Hexagon
TD
stmt_completion
DSP
626,498
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
GCC
tilepro
MD
stmt_completion
VLIW
626,499
[ ")", ")", "]", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "ne", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "con...