Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
X86
CPP
next_suggestion
CPU
634,800
[ "M", "%=", "Size", ";" ]
[ "int", "Size", "=", "Mask", ".", "size", "(", ")", ";", "int", "LaneSize", "=", "<NUM_LIT>", "/", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "int", "NumBytes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "const", ...
LLVM
Hexagon
TD
stmt_completion
DSP
634,801
[ ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ...
GCC
sh
CPP
stmt_completion
CPU
634,802
[ "&&", "size", ">", "<NUM_LIT>", "&&", "!", "SHCOMPACT_FORCE_ON_STACK", "(", "mode", ",", "type", ")", "&&", "!", "SH5_WOULD_BE_PARTIAL_NREGS", "(", "*", "cum", ",", "mode", ",", "type", ",", "named", ")", ")", "return", "size", ";" ]
[ "static", "int", "shcompact_byref", "(", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "(", "type", ")", "size", "=", "int_size_...
LLVM
X86
CPP
stmt_completion
CPU
634,803
[ ";" ]
[ "LastLoadedElt", "=", "i", ";", "}", "if", "(", "LastLoadedElt", "==", "NumElems", "-", "<NUM_LIT>", ")", "{", "assert", "(", "LDBase", "&&", "<STR_LIT>", "Did not find base load for merging consecutive loads", "<STR_LIT>", ")", ";", "EVT", "EltVT", "=", "LDBase",...
GCC
aarch64
MD
next_suggestion
CPU
634,804
[ "<STR_LIT>" ]
[ "(", "unspec", ":", "SVE_FULL_I", "[", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", "]", "SVE2_INT_CADD_OP", ")", ")", "]" ]
LLVM
AArch64
CPP
stmt_completion
CPU
634,805
[ ")", ";" ]
[ "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsIntrinsic", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "INTRINSIC_WO_CHAIN", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", ...
LLVM
AArch64
TD
stmt_completion
CPU
634,806
[ ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ws", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "...
LLVM
X86
CPP
stmt_completion
CPU
634,807
[ "MVT", "::", "i32", ",", "SizeC", ",", "Index", ")", ";" ]
[ "if", "(", "!", "isa", "<", "ConstantDataArray", ">", "(", "Init", ")", "||", "!", "Ty", "->", "getArrayElementType", "(", ")", "->", "isIntegerTy", "(", ")", "||", "Ty", "->", "getArrayElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=",...
LLVM
Mips
CPP
next_suggestion
CPU
634,808
[ "case", "MipsABIInfo", "::", "ABI", "::", "N64", ":", "return", "<STR_LIT>", "abi64", "<STR_LIT>", ";" ]
[ "case", "MipsABIInfo", "::", "ABI", "::", "O32", ":", "return", "<STR_LIT>", "abi32", "<STR_LIT>", ";", "case", "MipsABIInfo", "::", "ABI", "::", "N32", ":", "return", "<STR_LIT>", "abiN32", "<STR_LIT>", ";" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
634,809
[ "return", "FinishCall", "(", "CallConv", ",", "dl", ",", "isTailCall", ",", "isVarArg", ",", "isPatchPoint", ",", "false", ",", "DAG", ",", "RegsToPass", ",", "InFlag", ",", "Chain", ",", "CallSeqStart", ",", "Callee", ",", "SPDiff", ",", "NumBytes", ",", ...
[ "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "Arg", ".", "getValueType", "(", ")", "==", "MVT", "::", "i1", "||", "(", "isPPC64", "&&", "Arg", ...
LLVM
Patmos
CPP
next_suggestion
VLIW
634,810
[ "else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";" ]
[ "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
634,811
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Idx", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Idx", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Idx", "{", "<NUM_LIT>", "}", ";" ]
LLVM
Patmos
CPP
program_repair
VLIW
634,812
[ "<FIXS>", "mbb", "->", "getName", "(", ")", "+", "<STR_LIT>", "'!", "<STR_LIT>", ")", ";", "<FIXE>" ]
[ "report_fatal_error", "(", "<STR_LIT>", "Single-path code generation failed! ", "<STR_LIT>", "<STR_LIT>", "Could not find the PredicatedBlock of MBB: '", "<STR_LIT>", "+", "<BUGS>", "mbb", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getName", "(", ")...
GCC
rs6000
CPP
program_repair
CPU
634,813
[ "<FIXS>", "&&", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", ")", "||", "TARGET_POWERPC64", "||", "mode", "!=", "DFmode", ")", "<FIXE>" ]
[ "if", "(", "LEGITIMATE_OFFSET_ADDRESS_P", "(", "mode", ",", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "!=", "TImode", "<BUGS>", "&&", "(", "TARGET_HARD_FLOAT", "||", "TARGET_POWERPC64", "||", "mode", "!=", "DFmode", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
634,814
[ "return", "false", ";" ]
[ "if", "(", "CallerCC", "!=", "CalleeCC", ")", "return", "false", ";", "if", "(", "CalleeCC", "!=", "CallingConv", "::", "Fast", "&&", "CalleeCC", "!=", "CallingConv", "::", "C", ")", "return", "false", ";", "if", "(", "std", "::", "any_of", "(", "Ins",...
GCC
csky
CPP
next_suggestion
CPU
634,815
[ "return", "false", ";" ]
[ "rtx_insn", "*", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "far_jump_used", ")", "return", "true", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "GET_...
GCC
arm
MD
next_suggestion
CPU
634,816
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
X86
CPP
code_generation
CPU
634,817
[ "bool", "X86CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "re...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]
LLVM
PowerPC
TD
stmt_completion
CPU
634,818
[ ",", "[", "SDNPMayLoad", ",", "SDNPMemOperand", "]", ">", ";" ]
[ "def", "PPCtoc_entry", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTIntBinOp" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
634,819
[ ";" ]
[ "AU", ".", "addPreserved", "<", "PostDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUs...
LLVM
ARM
TD
stmt_completion
CPU
634,820
[ "(", "Dt", ",", "<STR_LIT>", ")", ",", "v8i16", ",", "v8i8", ",", "IntOp", ",", "ExtOp", ",", "Commutable", ">", ";" ]
[ "def", "v8i16", ":", "N3VLIntExt", "<", "op24", ",", "op23", ",", "<NUM_LIT>", ",", "op11_8", ",", "op4", ",", "itin", ",", "OpcodeStr", ",", "!", "strconcat" ]
LLVM
Hexagon
TD
stmt_completion
DSP
634,821
[ "<NUM_LIT>", ";" ]
[ "def", "A2_vadduhs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", ...
LLVM
Hexagon
TD
stmt_completion
DSP
634,822
[ "Rx32", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">" ]
GCC
i386
CPP
stmt_completion
CPU
634,823
[ ")", ";" ]
[ "if", "(", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", "&&", "integer_zerop", "(", "array_type_nelts", "(", "type", ")", ")", ")", "||", "POINTER_TYPE_P", "(", "type", ")", ")", "{", "tree", "elem_type", "=", "TREE_TYPE", "(", "type", ")", ...
LLVM
Hexagon
TD
next_suggestion
DSP
634,824
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
634,825
[ "Value", "&&", "Value", "<=", "<NUM_LIT>", "ULL", ")", ")", ";" ]
[ "return", "(", "(", "Value", "<=", "<NUM_LIT>", "ULL", ")", "||", "(", "<NUM_LIT>", "ULL", "<=" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
634,826
[ ";" ]
[ "unsigned", "getMinReservedArea", "(", ")", "const", "{", "return", "MinReservedArea" ]
GCC
sh
CPP
code_generation
CPU
634,827
[ "static", "bool", "sh_can_follow_jump", "(", "const", "rtx_insn", "*", "branch1", ",", "const", "rtx_insn", "*", "branch2", ")", "{", "if", "(", "TARGET_SH1", "&&", "flag_reorder_blocks_and_partition", "&&", "simplejump_p", "(", "branch2", ")", "&&", "CROSSING_JUM...
[ "Return", "true", "if", "it", "'s", "possible", "to", "redirect", "BRANCH1", "to", "the", "destination", "of", "an", "unconditional", "jump", "BRANCH2", ".", "We", "only", "want", "to", "do", "this", "if", "the", "resulting", "branch", "will", "have", "a",...
GCC
aarch64
MD
next_suggestion
CPU
634,828
[ "}", ")" ]
[ "rtx", "scratch", "=", "gen_reg_rtx", "(", "V4SFmode", ")", "emit_insn", "(", "gen_aarch64_faddpv4sf", "(", "scratch", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_insn", "(", "gen_aarch64_faddpv4sf", "(", "sc...
LLVM
Teak
CPP
stmt_completion
DSP
634,829
[ "vtrshr", "<STR_LIT>", ")", ";" ]
[ "return", "D", "(", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
634,830
[ "<STR_LIT>", ";" ]
[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_3Operand", ";", "let", "PrintMethod", "=" ]
LLVM
ARM
TD
stmt_completion
CPU
634,831
[ "AddrMode_Imm12", "{" ]
[ "def", "addrmode_imm12", ":" ]
GCC
tilepro
MD
next_suggestion
VLIW
634,832
[ "(", "ior", "<STR_LIT>", ")" ]
[ "(", "rotate", "<STR_LIT>", ")", "(", "smax", "<STR_LIT>", ")", "(", "smin", "<STR_LIT>", ")", "(", "umax", "<STR_LIT>", ")", "(", "umin", "<STR_LIT>", ")", "(", "ss_minus", "<STR_LIT>", ")", "(", "ss_plus", "<STR_LIT>", ")", "(", "us_minus", "<STR_LIT>", ...
GCC
i386
CPP
stmt_completion
CPU
634,833
[ "_", "artificial__", ")", ")", "_", "m_pfsubr", "(", "_", "_", "m64", "_", "_", "A", ",", "_", "_", "m64", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_" ]
LLVM
ARM
CPP
stmt_completion
CPU
634,834
[ "::", "tGPRRegClass", ";" ]
[ "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "ARM" ]
LLVM
ARM64
TD
stmt_completion
CPU
634,835
[ "=", "cond", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LI...
GCC
h8300
MD
next_suggestion
MPU
634,836
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR...
LLVM
VE
CPP
next_suggestion
CPU
634,837
[ "}" ]
[ "bool", "cy", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "sy", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", ...
LLVM
AArch64
CPP
next_suggestion
CPU
634,838
[ "auto", "Immed", "=", "getImmedFromMO", "(", "ShiftRHS", ")", ";" ]
[ "InstructionSelector", "::", "ComplexRendererFns", "AArch64InstructionSelector", "::", "selectShiftedRegister", "(", "MachineOperand", "&", "Root", ",", "bool", "AllowROR", ")", "const", "{", "if", "(", "!", "Root", ".", "isReg", "(", ")", ")", "return", "None", ...
GCC
nds32
MD
stmt_completion
CPU
634,839
[ ")", "]", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
634,840
[ "(", "STRQro", "FPR128", ":", "$", "Rn", ",", "ro_indexed128", ":", "$", "addr", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "store", "(", "v16i8", "FPR128", ":", "$", "Rn", ")", ",", "ro_indexed128", ":", "$", "addr", ")", "," ]
LLVM
Mips
CPP
next_suggestion
CPU
634,841
[ "return", "&", "MBB", ";" ]
[ "MachineBasicBlock", "::", "iterator", "I", "(", "MI", ")", ";", "MachineInstrBuilder", "MIB", ";", "MachineOperand", "&", "Divisor", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "std", "::", "next", "...
LLVM
AArch64
TD
stmt_completion
CPU
634,842
[ "(", "INSERT_SUBREG", "(", "IMPLICIT_DEF", ")", ",", "V64", ":", "$", "Rd", ",", "dsub", ")", ",", "<NUM_LIT>", ",", "(", "INSERT_SUBREG", "(", "IMPLICIT_DEF", ")", ",", "V64", ":", "$", "Rn", ",", "dsub", ")", ",", "<NUM_LIT>", ")", ">", ";" ]
[ "class", "ConcatPat", "<", "ValueType", "DstTy", ",", "ValueType", "SrcTy", ">", ":", "Pat", "<", "(", "DstTy", "(", "concat_vectors", "(", "SrcTy", "V64", ":", "$", "Rd", ")", ",", "V64", ":", "$", "Rn", ")", ")", ",", "(", "INSvi64lane" ]
GCC
aarch64
CPP
code_generation
CPU
634,843
[ "static", "inline", "bool", "offset_12bit_unsigned_scaled_p", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "offset", ")", "{", "return", "(", "offset", ">=", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", "&&", "offs...
[ "Return", "true", "if", "OFFSET", "is", "an", "unsigned", "12-bit", "value", "multiplied", "by", "the", "size", "of", "MODE", "." ]
GCC
aarch64
CPP
next_suggestion
CPU
634,844
[ "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";" ]
[ "if", "(", "!", "TARGET_FLOAT", ")", "{", "gcc_assert", "(", "local_cum", ".", "aapcs_nvrn", "==", "<NUM_LIT>", ")", ";", "vr_saved", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "no_rtl", ")", "{", "if", "(", "gr_saved", ">", "<NUM_LIT>", ")", "{", "...
GCC
ia64
CPP
next_suggestion
CPU
634,845
[ "if", "(", "dw", "==", "MIN_DEP_WEAK", ")", "return", "param_sched_mem_true_dep_cost", ";" ]
[ "enum", "reg_note", "dep_type", "=", "(", "enum", "reg_note", ")", "dep_type1", ";", "enum", "attr_itanium_class", "dep_class", ";", "enum", "attr_itanium_class", "insn_class", ";", "insn_class", "=", "ia64_safe_itanium_class", "(", "insn", ")", ";", "dep_class", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
634,846
[ "}" ]
[ "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Size", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ...
LLVM
Lanai
CPP
stmt_completion
CPU
634,847
[ "Annotation", ")", ";" ]
[ "if", "(", "!", "printAlias", "(", "MI", ",", "OS", ")", "&&", "!", "printAliasInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", "," ]
LLVM
ARM
CPP
stmt_completion
CPU
634,848
[ "::", "arm_neon_vld4", ":" ]
[ "case", "ISD", "::", "STORE", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ...
LLVM
Mips
TD
stmt_completion
CPU
634,849
[ ",", "<NUM_LIT>", ">", ";" ]
[ "class", "FCAF_W_ENC", ":", "MSA_3RF_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
634,850
[ "let", "InputType", "=", "<STR_LIT>", ";" ]
[ "def", "C2_cmovenewit", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_c...
GCC
i386
CPP
stmt_completion
CPU
634,851
[ "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_shuf_f32x4_256_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_", "B", ",", "_", "_", "imm", ",", "(", "_", "_", "v8sf", ")", "_", ...
LLVM
AArch64
TD
stmt_completion
CPU
634,852
[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "RWSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
634,853
[ "}" ]
[ "bool", "isFlatOffset", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyOffset", ")", "||", "isImmTy", "(", "ImmTyInstOffset", ")", ";" ]
GCC
arm
CPP
code_generation
CPU
634,854
[ "static", "void", "arm_print_value", "(", "FILE", "*", "f", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "fprintf", "(", "f", ",", "HOST_WIDE_INT_PRINT_HEX", ",", "INTVAL", "(", "x", ")", ")...
[ "Print", "a", "symbolic", "form", "of", "X", "to", "the", "debug", "file", ",", "F", "." ]
LLVM
X86
TD
program_repair
CPU
634,855
[ "<FIXS>", "let", "Predicates", "=", "[", "HasAVX", ",", "NoVLX", "]", "in", "{", "<FIXE>" ]
[ "(", "VBROADCASTF128", "addr", ":", "$", "src", ")", ">", ";", "}", "<BUGS>", "let", "Predicates", "=", "[", "HasAVX1Only", "]", "in", "{", "<BUGE>", "def", ":", "Pat", "(", "v4i64", "(", "X86SubVBroadcast", "(", "loadv2i64", "addr", ":", "$", "src", ...
GCC
m68k
MD
next_suggestion
MPU
634,856
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI"...
LLVM
X86
CPP
next_suggestion
CPU
634,857
[ "}" ]
[ "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
634,858
[ "}", "]", ",", "logical_imm32_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
[ "}", "]", ">", ";", "def", "logical_imm64_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "ARM64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", ...
LLVM
ARM
TD
stmt_completion
CPU
634,859
[ "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_L...
LLVM
Lanai
CPP
stmt_completion
CPU
634,860
[ "(", ")", ";" ]
[ "case", "ISD", "::", "XOR", ":", "return", "combineSelectAndUseCommutative", "(", "N", ",", "DCI", ",", "false", ")", ";", "case", "ISD", "::", "AND", ":", "return", "combineSelectAndUseCommutative", "(", "N", ",", "DCI", ",", "true", ")", ";", "case", "...
LLVM
SystemZ
CPP
stmt_completion
CPU
634,861
[ "::", "<STR_LIT>", ",", "GRH32Reg", ")", ";" ]
[ "return", "parseRegister", "(", "Operands", ",", "RegGR", ",", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
634,862
[ ",", "node", ">", "{" ]
[ "def", "Wr", ":", "BaseOneOperandData", "<", "opc", ",", "GPR32", ",", "asm" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
634,863
[ ",", "Ops", ",", "MemVT", ",", "M", "->", "getMemOperand", "(", ")", ")", ";" ]
[ "M", "->", "getMemOperand", "(", ")", "->", "setOffset", "(", "getBufferOffsetForMMO", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ")", ";", "EVT", "MemVT", "=", "VData", ".", "getValueT...
GCC
rs6000
MD
stmt_completion
CPU
634,864
[ ")" ]
[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC
aarch64
MD
stmt_completion
CPU
634,865
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "VFMLA_SEL_W", "[", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF" ]
GCC
mips
MD
next_suggestion
CPU
634,866
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
vax
CPP
code_generation
CPU
634,867
[ "static", "bool", "reg_plus_index_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict", ")", "{", "rtx", "xfoo0", ",", "xfoo1", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", ")", "return", "false", ";", "xfoo0", "=", "XE...
[ "Return", "1", "if", "X", "is", "the", "sum", "of", "a", "register", "and", "a", "valid", "index", "term", "for", "mode", "MODE", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
634,868
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", ...
GCC
i386
MD
next_suggestion
CPU
634,869
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "MMXMODEI", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_opera...
LLVM
Hexagon
CPP
next_suggestion
DSP
634,870
[ "return", "SubIdx", ";" ]
[ "assert", "(", "ElemWidth", ">=", "<NUM_LIT>", "&&", "ElemWidth", "<=", "<NUM_LIT>", ")", ";", "if", "(", "ElemWidth", "==", "<NUM_LIT>", ")", "return", "Idx", ";", "if", "(", "ty", "(", "Idx", ")", "!=", "MVT", "::", "i32", ")", "Idx", "=", "DAG", ...
LLVM
X86
TD
stmt_completion
CPU
634,871
[ "src", ",", "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v4f64", "(", "frint", "VR256", ":", "$", "src", ")", ")", ",", "(", "VROUNDPDYr", "VR256", ":", "$" ]
LLVM
HSAIL
TD
next_suggestion
Virtual ISA
634,872
[ "}" ]
[ "let", "RowFields", "=", "[", "<STR_LIT>", "]", ";", "let", "ColFields", "=", "[", "<STR_LIT>", "]", ";", "let", "KeyCol", "=", "[", "<STR_LIT>", "]", ";", "let", "ValueCols", "=", "[", "[", "<STR_LIT>", "]", "]", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
634,873
[ "}" ]
[ "class", "Enc_f5e933", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ps4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ps4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "...
LLVM
TPC
CPP
next_suggestion
Virtual ISA
634,874
[ "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";" ]
[ "SDLoc", "DL", "(", "LoadNode", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "LoadNode", "->", "getPointerInfo", "(", ")", ";", "unsigned", "Alignment", "=", "LoadNode", "->", "getAlignment", "(", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "LoadNode"...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
634,875
[ "}" ]
[ "for", "(", "auto", "*", "DBI", ":", "DbgValues", ")", "{", "auto", "IndexType", "=", "DBI", "->", "isIndirectDebugValue", "(", ")", "?", "llvm", "::", "WebAssembly", "::", "TI_LOCAL_INDIRECT", ":", "llvm", "::", "WebAssembly", "::", "TI_LOCAL", ";", "for"...
GCC
rs6000
CPP
next_suggestion
CPU
634,876
[ "}" ]
[ "inline", "vector", "signed", "short", "vec_vcmpequh", "(", "vector", "unsigned", "short", "a1", ",", "vector", "unsigned", "short", "a2", ")", "{", "return", "(", "vector", "signed", "short", ")", "_", "_", "builtin_altivec_vcmpequh", "(", "(", "vector", "s...
LLVM
CSKY
CPP
stmt_completion
CPU
634,877
[ ")", "{" ]
[ "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB"...
GCC
sparc
MD
program_repair
CPU
634,878
[ "<FIXS>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ...
LLVM
Mips
TD
stmt_completion
CPU
634,879
[ "}", "=", "rs", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "rs", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "...
LLVM
SPIRV
CPP
code_generation
Virtual ISA
634,880
[ "Instruction", "*", "SPIRVEmitIntrinsics", "::", "visitInsertValueInst", "(", "InsertValueInst", "&", "I", ")", "{", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "Types", "=", "{", "I", ".", "getInsertedValueOperand", "(", ")", "->", "getType", "(",...
[ "Try", "to", "find", "redundant", "insertvalue", "instructions", ",", "like", "the", "following", "ones", ":", "%", "0", "=", "insertvalue", "{", "i8", ",", "i32", "}", "undef", ",", "i8", "x", ",", "0", "%", "1", "=", "insertvalue", "{", "i8", ",", ...
GCC
m68k
MD
next_suggestion
MPU
634,881
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
i386
MD
stmt_completion
CPU
634,882
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "...
LLVM
Hexagon
TD
next_suggestion
DSP
634,883
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vsubuhs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", ...
GCC
i386
MD
next_suggestion
CPU
634,884
[ "UNSPEC_TESTNM", ")", ")", ")", "]" ]
[ "(", "zero_extend", ":", "AVX512ZEXTMASK", "(", "unspec", ":", "<", "VI1248_AVX512VLBW", ":", "avx512fmaskmode", ">", "[", "(", "match_operand", ":", "VI1248_AVX512VLBW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI1248_AVX512VLBW", "<N...
LLVM
AArch64
CPP
stmt_completion
CPU
634,885
[ ":" ]
[ "if", "(", "canCombineWithMUL", "(", "MBB", ",", "Root", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "Patterns", ".", "push_back", "(", "MachineCombinerPattern", "::", "MU...
LLVM
ARM
TD
stmt_completion
CPU
634,886
[ "lane", ")", ",", "(", "MVE_VMOV_from_lane_u8", "MQPR", ":", "$", "src", ",", "imm", ":", "$", "lane", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "ARMvgetlaneu", "(", "v16i8", "MQPR", ":", "$", "src", ")", ",", "imm", ":", "$" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
634,887
[ "}" ]
[ "unsigned", "EltSize", "=", "DL", ".", "getTypeSizeInBits", "(", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "EltSize", "<", "<NUM_LIT>", ")", "{", "return", "BaseT", "::", "getVectorInstrCost",...
LLVM
PowerPC
CPP
next_suggestion
CPU
634,888
[ "}" ]
[ "bool", "PPCRegisterInfo", "::", "hasBasePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";", "if", "(", "AlwaysBasePointer", ")", "return", "true", ";", "return", "hasStackR...
GCC
i386
CPP
next_suggestion
CPU
634,889
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_fmsubadd_round_pd", "(", "_", "_", "mmask8", "_", ...
LLVM
X86
CPP
next_suggestion
CPU
634,890
[ "}" ]
[ "if", "(", "isX87Reg", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";" ]
GCC
rs6000
CPP
code_generation
CPU
634,891
[ "int", "rs6000_emit_cmove", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "true_cond", ",", "rtx", "false_cond", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "rtx", "op0", "=", "rs6000_compare_op0", ";", "rtx", "op1", ...
[ "Emit", "a", "conditional", "move", ":", "move", "TRUE_COND", "to", "DEST", "if", "OP", "of", "the", "operands", "of", "the", "last", "comparison", "is", "nonzero/true", ",", "FALSE_COND", "if", "it", "is", "zero/false", ".", "Return", "0", "if", "the", ...
LLVM
ARM64
TD
next_suggestion
CPU
634,892
[ "}" ]
[ "def", "movk_symbol_g3", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "MovKSymbolG3AsmOperand", ";" ]
GCC
arm
CPP
stmt_completion
CPU
634,893
[ ")", "{" ]
[ "vreinterpretq_s8_s16", "(", "int16x8_t", "_", "_", "a" ]
GCC
arm
CPP
stmt_completion
CPU
634,894
[ "&&", "(", "regno", "!=", "LR_REGNUM", ")", ";" ]
[ "int", "num_saves", "=", "XVECLEN", "(", "parallel_op", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ARM", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_THUMB1", ")", "return", "<NUM_LIT>", ";", "regno", "=", "REGNO", "(", "first_op", ")", ";", "...
GCC
mips
MD
next_suggestion
CPU
634,895
[ "(", "TF", "<STR_LIT>", ")", "]", ")" ]
[ "(", "DI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V8QI", "<STR_LIT>", ")" ]
GCC
sh
MD
stmt_completion
CPU
634,896
[ "vect_num" ]
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "]", "<STR_LIT>", "{", "unsigned", "HOST_WIDE_INT" ]
LLVM
Hexagon
TD
next_suggestion
DSP
634,897
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
634,898
[ "NumElems", "*", "<NUM_LIT>", ")", ")", "return", "false", ";" ]
[ "static", "bool", "isCommutedSHUFPMask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "{", "int", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "!=", "<NUM_LIT>", "&&", ...
GCC
v850
CPP
program_repair
MPU
634,899
[ "<FIXS>", "warning", "(", "OPT_Wpragmas", ",", "<STR_LIT>", "junk at end of %<#pragma%> ghs interrupt", "<STR_LIT>", ")", ";", "<FIXE>" ]
[ "tree", "x", ";", "if", "(", "pragma_lex", "(", "&", "x", ")", "!=", "CPP_EOF", ")", "<BUGS>", "warning", "(", "OPT_Wpragmas", ",", "<STR_LIT>", "junk at end of #pragma ghs interrupt", "<STR_LIT>", ")", ";", "<BUGE>", "mark_current_function_as_interrupt", "(", ")"...