Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM
CPP
stmt_completion
CPU
7,600
[ "return", "false", ";" ]
[ "bool", "ARMSubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "if", "(", "isMClass", "(", ")", "&&", "hasMinSize", "(", ")", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
7,601
[ "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformARMBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<S...
LLVM
TPC
TD
next_suggestion
Virtual ISA
7,602
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "Switches", "=", "<NUM_LIT>", ";", "let", "Dest", "=", "dst", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "OperandType", "=", ...
GCC
avr
CPP
next_suggestion
MPU
7,603
[ "}" ]
[ "rtx", "dest", "=", "SET_DEST", "(", "set", ")", ";", "if", "(", "MEM_P", "(", "dest", ")", "&&", "(", "REG_P", "(", "src", ")", "||", "src", "==", "CONST0_RTX", "(", "GET_MODE", "(", "dest", ")", ")", ")", ")", "{", "return", "CONSTANT_ADDRESS_P",...
GCC
i386
CPP
stmt_completion
CPU
7,604
[ "_", "m128", "_", "_", "B", ")", "{" ]
[ "static", "_", "_", "inline", "_", "_", "m128", "_", "mm_min_ps", "(", "_", "_", "m128", "_", "_", "A", ",", "_" ]
GCC
rs6000
MD
stmt_completion
CPU
7,605
[ "(", "match_dup", "<NUM_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VBCD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VBCD", "[", "(", "match_operand", ":", "VBCD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand...
LLVM
AMDGPU
CPP
next_suggestion
GPU
7,606
[ "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "MVT", "::", "i32", ")", ";" ]
[ "bool", "AMDGPUDAGToDAGISel", "::", "SelectADDRParam", "(", "SDValue", "Addr", ",", "SDValue", "&", "R1", ",", "SDValue", "&", "R2", ")", "{", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex", ")", "{", "if", "(", "FrameIn...
LLVM
AMDGPU
CPP
stmt_completion
GPU
7,607
[ ",", "ST", ".", "getMaxWavesPerEU", "(", ")", ")", ";" ]
[ "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "return", "false", ";", "FunctionType", "*", "FTy", "=", "F", "...
LLVM
X86
CPP
stmt_completion
CPU
7,608
[ ",", "Shuffle", ",", "&", "ShuffleMask", "[", "<NUM_LIT>", "]", ")", ";" ]
[ "unsigned", "AllowedUses", "=", "InVec", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "("...
GCC
sh
MD
program_repair
CPU
7,609
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[...
LLVM
PowerPC
TD
next_suggestion
CPU
7,610
[ "dag", "LE_A3", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";" ]
[ "def", "ByteToWord", "{", "dag", "LE_A0", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";", "dag", "LE_A1", "=", "(", "i32", "(", "sext_inreg", "(", ...
LLVM
AArch64
TD
next_suggestion
CPU
7,611
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "iop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
7,612
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_addh_h16_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6...
GCC
aarch64
CPP
stmt_completion
CPU
7,613
[ "addr", ")", ";" ]
[ "rtx", "stub_label", "=", "aarch64_sls_create_blr_label", "(", "REGNO", "(", "addr", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "bl\\t%0", "<STR_LIT>", ",", "&", "stub_label", ")", ";", "}", "else", "output_asm_insn", "(", "<STR_LIT>", "blr\\t%0", "<STR...
LLVM
AMDGPU
CPP
stmt_completion
GPU
7,614
[ ".", "getOperand", "(", "OpNum", ")", ";" ]
[ "const", "auto", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "Op", ".", "isImm", "(", ")", "||", "Op", ".", "getImm", "(", ")", "!=", "AMDGPU", "::", "SDWA", "::", "SdwaSel", "::", "DWORD", ")", "{", "retu...
LLVM
AGC
CPP
stmt_completion
MPU
7,615
[ ":" ]
[ "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "unimplemented operation", "<STR_LIT>", ")", ";", "case", "ISD", "::", "MUL" ]
LLVM
ARM
TD
stmt_completion
CPU
7,616
[ "<STR_LIT>", ";" ]
[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", "$", "Rm", ",", "VecListOneD", ":", ...
GCC
i386
CPP
stmt_completion
CPU
7,617
[ "artificial__", ")", ")", "_", "mm256_storeu_epi16", "(", "void", "*", "_", "_", "P", ",", "_", "_", "m256i", "_", "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]
LLVM
Mips
CPP
next_suggestion
CPU
7,618
[ "return", "GlobalBaseReg", ";" ]
[ "}", "return", "CapGlobalBaseReg", ";", "}", "if", "(", "!", "GlobalBaseReg", ")", "{", "getGlobalBaseReg", "(", "MF", ",", "false", ")", ";", "initGlobalBaseReg", "(", "MF", ")", ";", "}" ]
LLVM
AArch64
TD
stmt_completion
CPU
7,619
[ ":", "$", "Rd", ",", "V128", ":", "$", "Rn", ",", "V128", ":", "$", "Rm", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v4f32", "(", "fma", "(", "fneg", "V128", ":", "$", "Rn", ")", ",", "V128", ":", "$", "Rm", ",", "V128", ":", "$", "Rd", ")", ")", ",", "(", "FMLSv4f32", "V128" ]
LLVM
X86
CPP
program_repair
CPU
7,620
[ "<FIXS>", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DL", ")", ";", "<FIXE>" ]
[ "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "<BUGS>", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain"...
GCC
alpha
MD
next_suggestion
MPU
7,621
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
7,622
[ "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", ...
[ "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "NewMIs", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "PPCFunctionInfo", "*", "FuncInfo", "=...
LLVM
Hexagon
TD
stmt_completion
DSP
7,623
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
X86
CPP
next_suggestion
CPU
7,624
[ "case", "MVT", "::", "v4i64", ":" ]
[ "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "NumElts", ")", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mas...
LLVM
TPC
CPP
stmt_completion
Virtual ISA
7,625
[ "<NUM_LIT>", ";" ]
[ "static", "unsigned", "getFullVectorSize", "(", "EVT", "EltTy", ")", "{", "if", "(", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", ...
LLVM
AArch64
CPP
stmt_completion
CPU
7,626
[ ")", ")", ";" ]
[ "bool", "AArch64PassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(" ]
LLVM
AArch64
CPP
next_suggestion
CPU
7,627
[ "}" ]
[ "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
7,628
[ "PM", ")", "{" ]
[ "TargetPassConfig", "*", "SPIRVTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&" ]
LLVM
Hexagon
TD
next_suggestion
DSP
7,629
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
bfin
MD
stmt_completion
DSP
7,630
[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")" ]
[ "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "bfin_expand_call", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
LLVM
Hexagon
TD
stmt_completion
DSP
7,631
[ ";" ]
[ "def", "A2_subh_h16_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6...
LLVM
X86
CPP
stmt_completion
CPU
7,632
[ ")", "{" ]
[ "}", "MachineBasicBlock", "::", "iterator", "FirstCSPop", "=", "MBBI", ";", "if", "(", "RestoreMBB", ")", "{", "unsigned", "ReturnReg", "=", "STI", ".", "is64Bit", "(", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "if", "(", "STI", "."...
LLVM
ARM
CPP
stmt_completion
CPU
7,633
[ ")", ")", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Streamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.fpu ", "<STR_LIT>", ")", "+", "String", ".", "lower", "(" ]
LLVM
AArch64
TD
next_suggestion
CPU
7,634
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "class", "sve_int_perm_unpk", "<", "bits", "<", "<NUM_LIT>", ">", "sz16_64", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "ZPRRegOp", "zprty1", ",", "ZPRRegOp", "zprty2", ">", ":", "I", "<", "(", "outs", "zprty1", ":", "$", "Zd...
LLVM
AArch64
CPP
stmt_completion
CPU
7,635
[ ")", ";" ]
[ "return", "hasSVE", "(", ")", "||", "hasSME", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
7,636
[ "}" ]
[ "def", "F2_conv_sf2df", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{", ...
LLVM
AArch64
CPP
stmt_completion
CPU
7,637
[ ";" ]
[ "bool", "AArch64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createAArch64DeadRegisterDefinitions", "(", ")", ")"...
GCC
pdp11
CPP
next_suggestion
MPU
7,638
[ "}" ]
[ "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "get_frame_size", "(", ")", ";", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "FRAME_POINTER_REGNUM", ")", "return", "pdp11_reg_...
LLVM
Hexagon
CPP
stmt_completion
DSP
7,639
[ "(", ")", ";" ]
[ "return", "new", "HexagonSplitConst32AndConst64" ]
LLVM
Mips
CPP
code_generation
CPU
7,640
[ "void", "MipsCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "JIT: ", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", ...
[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
7,641
[ "let", "IsOptional", "=", "<NUM_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
7,642
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
GCC
m32r
CPP
stmt_completion
MPU
7,643
[ "rounded_total", ")", ")", ";" ]
[ "src_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "or", "ig_src", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "align", ">", "UNITS_PER_WORD", ")", "align", "=", "UNITS_PER_WORD", ";", "if", "(", "optimize_size", "||", "!", "constp", "||", "align", "!...
GCC
nios2
MD
next_suggestion
MPU
7,644
[ "<STR_LIT>" ]
[ "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "con...
LLVM
X86
CPP
program_repair
CPU
7,645
[ "<FIXS>", "bool", "X86MCCodeEmitter", "::", "emitREXPrefix", "(", "unsigned", "&", "CurByte", ",", "int", "MemOperand", ",", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "<FIXE>" ]
[ "}", "}", "<BUGS>", "uint8_t", "X86MCCodeEmitter", "::", "determineREXPrefix", "(", "const", "MCInst", "&", "MI", ",", "int", "MemOperand", ")", "const", "{", "<BUGE>", "uint8_t", "REX", "=", "<NUM_LIT>", ";", "bool", "UsesHighByteReg", "=", "false", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
7,646
[ "<NUM_LIT>", ">", ";" ]
[ "class", "BINSRI_D_ENC", ":", "MSA_BIT_D_FMT", "<", "<NUM_LIT>", "," ]
LLVM
AMDGPU
CPP
program_repair
GPU
7,647
[ "<FIXS>", "void", "applySelectFCmpToFMinFMaxLegacy", "(", "MachineInstr", "&", "MI", ",", "const", "FMinFMaxLegacyInfo", "&", "Info", ")", "const", ";", "<FIXE>" ]
[ "bool", "matchFMinFMaxLegacy", "(", "MachineInstr", "&", "MI", ",", "MachineInstr", "&", "FCmp", ",", "FMinFMaxLegacyInfo", "&", "Info", ")", "const", ";", "<BUGS>", "void", "applySelectFCmpToFMinToFMaxLegacy", "(", "MachineInstr", "&", "MI", ",", "const", "FMinFM...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
7,648
[ ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "Op", ";" ]
[ "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(" ]
GCC
aarch64
CPP
stmt_completion
CPU
7,649
[ "<NUM_LIT>", ";" ]
[ "return", "(", "EXPLICIT_MASK", ">>", "i", ")", "&" ]
LLVM
AMDGPU
CPP
program_repair
GPU
7,650
[ "<FIXS>", "case", "AMDGPUAS", "::", "LOCAL_ADDRESS", ":", "<FIXE>" ]
[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unsupported private_element_size", "<STR_LIT>", ")", ";", "}", "<BUGS>", "}", "case", "AMDGPUAS", "::", "LOCAL_ADDRESS", ":", "{", "<BUGE>", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVec...
LLVM
J2
CPP
stmt_completion
MPU
7,651
[ "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";" ]
[ "void", "J2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DstReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetR...
LLVM
Hexagon
TD
next_suggestion
DSP
7,652
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
GCC
i386
CPP
stmt_completion
CPU
7,653
[ ",", "machine_mode", "mode", ")", "{" ]
[ "static", "rtx", "fixup_modeless_constant", "(", "rtx", "x" ]
LLVM
MCS51
CPP
next_suggestion
MPU
7,654
[ "EncodedValue", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";" ]
[ "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "the load/store operands must be registers", "<STR_LIT>", ")", ";", "unsig...
LLVM
AMDGPU
CPP
next_suggestion
GPU
7,655
[ "}" ]
[ "int", "GCNHazardRecognizer", "::", "checkSetRegHazards", "(", "MachineInstr", "*", "SetRegInstr", ")", "{", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "HWReg", "=", "getHWReg", "(", "TII", ",", "*", "SetRe...
LLVM
AArch64
TD
stmt_completion
CPU
7,656
[ "$", "src2", ",", "arith_extendlsl64", ":", "$", "sh", ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "cmp", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "XZR", ",", "GPR64sp", ":", "$", "src1", ",", "GPR64", ":" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
7,657
[ ";" ]
[ "void", "setRegSavedAreaStartFrameIndex", "(", "int", "v", ")", "{", "RegSavedAreaStartFrameIndex", "=", "v" ]
LLVM
AMDGPU
CPP
code_generation
GPU
7,658
[ "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", ...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]
LLVM
ARM
CPP
stmt_completion
CPU
7,659
[ "RHSC", ";" ]
[ "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", "<<", "Shift", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "("...
LLVM
Sparc
CPP
stmt_completion
CPU
7,660
[ "const", "{" ]
[ "const", "MCRegisterInfo", "*", "getRegInfo", "(", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
7,661
[ "}" ]
[ "bool", "hasLZCNT", "(", ")", "const", "{", "return", "HasLZCNT", ";" ]
LLVM
CSKY
TD
next_suggestion
CPU
7,662
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "...
LLVM
Mips
TD
stmt_completion
CPU
7,663
[ ",", "ADDQ_PH_ENC", ",", "ADDQ_PH_DESC", ";" ]
[ "def", "ADDQ_PH", ":", "DspMMRel" ]
GCC
arm
CPP
next_suggestion
CPU
7,664
[ "}" ]
[ "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "AND", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "AND", ")", "return", "false", ";", "return", "(", "arm_bfi_1_p", "(", "XEXP", "(", ...
GCC
s390
MD
stmt_completion
MPU
7,665
[ ")" ]
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "]", "<STR_LIT>", "{", "rtx", "new_rtx", "=", "legitimize_pic_address", "(", "operands", "[", "<NUM_LIT>", "]"...
LLVM
X86
CPP
code_generation
CPU
7,666
[ "unsigned", "char", "X86Subtarget", "::", "classifyLocalReference", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "AllowTaggedGlobals", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "GV", "&&", "!"...
[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]
GCC
arm
CPP
stmt_completion
CPU
7,667
[ ";" ]
[ "if", "(", "x", "!=", "const0_rtx", ")", "return", "x", ";", "x", "=", "gen_reg_rtx", "(", "mode", ")" ]
LLVM
AArch64
CPP
next_suggestion
CPU
7,668
[ "}" ]
[ "unsigned", "Cost", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_SITOFP", ":", "case", "TargetOpcode", "::", "G_UITOFP", ":", "OpRegBankIdx", "=", "{", "PMI_FirstFPR", ",", "PMI_FirstGPR", "}", ";", "break", ";", ...
GCC
i386
MD
stmt_completion
CPU
7,669
[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(" ]
GCC
rs6000
CPP
stmt_completion
CPU
7,670
[ ",", "op0", ",", "op1", ",", "mode", ",", "op0", ",", "op1", ",", "mode", ",", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "code", "==", "SMAX", "||", "code", "==", "SMIN", ")", "c", "=", "GE", ";", "else", "c", "=", "GEU", ";", "if", "(", "code", "==", "SMAX", "||", "code", "==", "UMAX", ")", "target", "=", "emit_conditional_move", "(", "dest", ",", "c" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
7,671
[ "MBB", ";" ]
[ "if", "(", "Iter", "==", "MF", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "*", "Label", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "Label", "->", "addSuccessor", "(", "Label", ")", ";", "MF", ".", "push_back", "(", "Label", "...
LLVM
X86
CPP
stmt_completion
CPU
7,672
[ ")", ";" ]
[ "return", "new", "WaitInsert", "(" ]
LLVM
ARM
TD
next_suggestion
CPU
7,673
[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";" ]
[ "def", "MOVr_TC", ":", "AsI1", "<", "<NUM_LIT>", ",", "(", "outs", "tcGPR", ":", "$", "Rd", ")", ",", "(", "ins", "tcGPR", ":", "$", "Rm", ")", ",", "DPFrm", ",", "IIC_iMOVr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "UnaryDP"...
GCC
sparc
CPP
program_repair
CPU
7,674
[ "<FIXS>", "emit_insn", "(", "gen_safe_SET64", "(", "temp", ",", "high_bits", ")", ")", ";", "<FIXE>" ]
[ "}", "else", "{", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp", ",", "GEN_INT", "(", "high_bits", ")", ")", ")", ";", "<BUGE>", "temp2", "=", "temp", ";", "}" ]
LLVM
AArch64
CPP
stmt_completion
CPU
7,675
[ "=", "<STR_LIT>", "generic", "<STR_LIT>", ";" ]
[ "static", "MCSubtargetInfo", "*", "createAArch64MCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", ")", "CPU" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
7,676
[ "==", "ISD", "::", "CTTZ_ZERO_UNDEF", ";" ]
[ "static", "bool", "isCttzOpc", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "ISD", "::", "CTTZ", "||", "Opc" ]
LLVM
AArch64
CPP
program_repair
CPU
7,677
[ "<FIXS>", "const", "auto", "*", "MD", "=", "cast", "MDNodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "auto", "*", "RegString", "=", "cast", "MDString", ">", "(", "MD", "->", "getMD", "(", ")", "->", "getOper...
[ "bool", "AArch64DAGToDAGISel", "::", "tryReadRegister", "(", "SDNode", "*", "N", ")", "{", "<BUGS>", "const", "MDNodeSDNode", "*", "MD", "=", "dyn_cast", "MDNodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MDString",...
LLVM
ARM
TD
stmt_completion
CPU
7,678
[ ";" ]
[ "def", "VecListThreeDAllLanesAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>" ]
LLVM
AArch64
CPP
next_suggestion
CPU
7,679
[ "Function", "*", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ",", "Tys", ")", ";" ]
[ "bool", "IsRelease", "=", "isReleaseOrStronger", "(", "Ord", ")", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", ...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
7,680
[ ")", ";" ]
[ "case", "Triple", "::", "SPIRVSubArch_v11", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "Triple", "::", "SPIRVSubArch_v12", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_L...
LLVM
Hexagon
TD
next_suggestion
DSP
7,681
[ "bits", "<", "<NUM_LIT>", ">", "Vv32", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>",...
GCC
i386
CPP
stmt_completion
CPU
7,682
[ "mmask32", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_abs_epi16", "(", "_", "_" ]
GCC
s390
CPP
code_generation
MPU
7,683
[ "static", "struct", "constant_pool", "*", "s390_alloc_pool", "(", "void", ")", "{", "struct", "constant_pool", "*", "pool", ";", "size_t", "i", ";", "pool", "=", "(", "struct", "constant_pool", "*", ")", "xmalloc", "(", "sizeof", "*", "pool", ")", ";", "...
[ "Allocate", "new", "constant_pool", "structure", "." ]
LLVM
ARM
CPP
program_repair
CPU
7,684
[ "<FIXS>", "ARMOperand", "*", "Op", "=", "new", "ARMOperand", "(", "k_PostIndexRegister", ")", ";", "<FIXE>" ]
[ "<STR_LIT>", "::", "<STR_LIT>", "ShiftTy", ",", "unsigned", "ShiftImm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "<BUGS>", "ARMOperand", "*", "Op", "=", "new", "ARMOperand", "(", "PostIndexRegister", ")", ";", "<BUGE>", "Op", "->", "PostIdxReg", "."...
LLVM
AArch64
CPP
code_generation
CPU
7,685
[ "int", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "IsPairwiseForm", ")", "return", "BaseT", ...
[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]
LLVM
X86
TD
program_repair
CPU
7,686
[ "<FIXS>", "X86SchedWriteWidths", "sched", ",", "<FIXE>" ]
[ "SDPatternOperator", "MaskNode128", ",", "SDPatternOperator", "MaskNode256", ",", "SDPatternOperator", "MaskNode512", ",", "<BUGS>", "X86FoldableSchedWrite", "sched", ",", "<BUGE>", "AVX512VLVectorVTInfo", "VTSrcInfo", ",", "X86VectorVTInfo", "DestInfoZ128", ",", "X86VectorVT...
LLVM
X86
CPP
next_suggestion
CPU
7,687
[ "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "FuncInfo", ".", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "DL", ".", "getPointerSize", "(", ...
[ "if", "(", "X86ScalarSSEf32", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "X86", "::", "VMOVSSrm", ":", "X86", "::", "MOVSSrm", ";", "RC", "=", "&", "X86", "::", "FR32RegClass", ";", "}", "else", "{", "Opc", "=", "X86", "::", ...
GCC
rs6000
CPP
next_suggestion
CPU
7,688
[ "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";" ]
[ "_", "_", "vector", "signed", "char", "b", ";", "b", "=", "(", "_", "_", "vector", "signed", "char", ")", "vec_splats", "(", "_", "_", "b", ")", ";", "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "vector", "long", "long", ")", "b",...
LLVM
AArch64
TD
next_suggestion
CPU
7,689
[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
[ "def", "FalkorWr_1X_1Z_8cyc", ":", "SchedWriteRes", "<", "[", "FalkorUnitX", ",", "FalkorUnitZ", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
7,690
[ "case", "NoStrictAlign", ":" ]
[ "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "UseM...
GCC
i386
CPP
program_repair
CPU
7,691
[ "<FIXS>", "cl_target_option_restore", "(", "&", "global_options", ",", "TREE_TARGET_OPTION", "(", "new", "_", "tree", ")", ")", ";", "<FIXE>" ]
[ "else", "if", "(", "new", "_", "tree", ")", "{", "<BUGS>", "cl_target_option_restore", "(", "TREE_TARGET_OPTION", "(", "new", "_", "tree", ")", ")", ";", "<BUGE>", "target_reinit", "(", ")", ";", "}" ]
GCC
powerpcspe
CPP
next_suggestion
CPU
7,692
[ "}" ]
[ "u", ".", "v", "=", "a", ";", "u", ".", "i", "[", "pos", "]", "=", "b", ";", "return", "u", ".", "v", ";" ]
GCC
arm
MD
stmt_completion
CPU
7,693
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC
nds32
MD
next_suggestion
CPU
7,694
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "minus", ":", "V2SI", "(", "sign_extend", ":", "V2SI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "V2SI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")...
GCC
h8300
MD
stmt_completion
MPU
7,695
[ ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "mult", ":", "SI", "(", "subreg", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>...
GCC
rs6000
MD
program_repair
CPU
7,696
[ "<FIXS>", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR...
[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "clobber", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "use", "(", "reg", ":", ...
LLVM
SystemZ
CPP
stmt_completion
CPU
7,697
[ "!", "ResourcesCost", ")", ";" ]
[ "bool", "noCost", "(", ")", "const", "{", "return", "(", "GroupingCost", "<=", "<NUM_LIT>", "&&" ]
GCC
aarch64
CPP
stmt_completion
CPU
7,698
[ ")", ";" ]
[ "vcvtah_s16_f16", "(", "float16_t", "_", "_", "a", ")", "{", "return", "_", "_", "builtin_aarch64_lroundhfhi", "(", "_", "_", "a" ]
LLVM
X86
CPP
next_suggestion
CPU
7,699
[ "OutStreamer", "->", "EmitInstruction", "(", "LoadMI", ",", "getSubtargetInfo", "(", ")", ")", ";" ]
[ "LoadMI", ".", "setOpcode", "(", "LoadOpcode", ")", ";", "if", "(", "LoadDefRegister", "!=", "X86", "::", "NoRegister", ")", "LoadMI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "LoadDefRegister", ")", ")", ";", "for", "(", "auto", "I", ...